温度变化对闩锁效应的影响

温度变化对闩锁效应的影响

一介绍

1.1 闩锁效应

CMOS集成电路具有功耗低、噪声容限大的优点，在给定的封装内可容纳更多的电路，目前CMOS集成电路已经成为数字电路、模拟电路以及同一芯片上构成数字、模拟组合电路的首选技术。在当今CMOS成为VLSL关键工艺的同时，CMOS 结构中的闩锁效应，则成为至关重要的问题。随着器件尺寸的不断缩小，这个问题更加突出。闩锁效应(Latch-up)又称闭锁、自锁、闸流效应，这种效应是CMOS 电路中固有的。是指由于电路的输入端或输出端输入外来的噪声电压，而导致CMOS电路结构中存在着固有的寄生双极型NPN和PNP晶体管形成晶闸管导通，所引起的从电源到地之间流过大电流的现象。这种骤然增大的电流会将电路烧毁。因此研究CMOS电路结构中的闩锁效应及其防止措施对于CMOS集成电路的可靠性有着十分重要的作用。

1.2闩锁效应机理

如图1所示，CMOS发生闩锁效应时，其中的NMOS的有源区、P衬底、N阱、PMOS的有源区构成一个n-p-n-p的结构，即寄生晶体管，本质是寄生的两个双极晶体管的连接。P衬是NPN的基极，也是PNP的集电极，也就是NPN的基极和PNP的集电极是连着的；N阱既是PNP的基极，也是NPN的集电极。再因为P衬底和N阱带有一定的电阻，分别用R1和R2来表示。当N阱或者衬底上的电流足够大，使得R1或R2上的压降为0.7V，就会是Q1或者Q2开启。例如Q1开启，它会提供足够大的电流给R2，使得R2上的压降也达到0.7V，这样R2也会开启，同时，又反馈电流提供给Q1，形成恶性循环，最后导致大部分的电流从VDD直接通过寄生晶体管到GND，而不是通过MOSFET的沟道，这样栅压就不能控制电流。

图1 CMOS闩锁效应示意图及其等效电路

1.3 闩锁效应产生的条件和触发方式

产生条件：（1）电路存在正反馈，其相关的PNPN结构的回路增益必须大于1；（2）必须存在一种偏置条件，使两只双极型晶体管导通的时间足够长；（3）维持闩锁

要求的电路提供作够大的电流；

触发方式：

（1）输入或输出节点的上冲或下冲的触发，使第一个双极型晶体管导通，然后再使第二个双极型晶体管导通。当流入寄生PNPN结构的总电流达到开关转换电流时，闩锁就发生；

（2）当流过阱一衬底结的雪崩电流、光电流及位移电流，同时通过两个旁

路电阻R

W 、R

S

时，旁路电阻较大的晶体管先导通。然而要使闩锁发生，第二个双

极型晶体管必须导通。同时通过PNPN结构的总电流必须达到开关转换电流；

（3）穿通、场穿通或漏结雪崩的电流，给PNPN结构的电流达到取消被激发晶体管旁路电阻形成的三极管结构计算的开关转换电流时，至少会发生瞬时闩锁，若总电流也能达到四极管结构开关转换电流，即闩锁将维持下去；

二温度变化对闩锁效应的影响

2.1 温度变化对寄生三极管的影响

（1）温度对寄生三极管的导通压降的影响：当温度升高，发射结的正向导通压降要降低。温度上升1℃，V

be

将下降2～2.5mV。导通压降下降，同样的电流下就更容易发生闩锁效应。温度下降刚好相反。

（2）温度变化对寄生三极管放大倍数的影响：温度较，高发射效率也变高，从而三极管放大倍数也变大。温度每上升l℃，β值约增大0.5～1％，其结果是温度较高使得流经寄生三极管的电流增大，从而更容易发生闩锁效应。

2.2 温度变化对寄生电阻的影响

温度升高，衬底寄生电阻和阱电阻迁移率下降，从而R

S 、R

W

要增大，相同的

电流在电阻上的压降增大，使得三极管更容易导通。所以更容易发生闩锁效应。

2.3 温度变化对阱与衬底之间的方向漏电流的影响

温度较高时，源漏与衬底的泄漏电流将会增大，甚至可以达到漏级电流的程度。此时维持闩锁效应要求电路的提供的电流更容易达到，从而发生闩锁效应。

温度上升到150℃时，纵向寄生晶体管NPN的β岁温度增加显著，横向PNP 的发射极基极的偏置电压增加近两倍。保持电流减小为原来的1/3左右，触发电流减小为原来的1/6左右。因此高温下CMOS电路的抗闩锁能力明显降低。低温下的情况正好相反，因为NPN得β下降，时触发电流增加，抗闩锁能力明显得以改善。所以，在高温下CMOS电路更容易发生闩锁效应。

CMOS电路防闩锁设计主要有两个目标:一是设法降低寄生晶体管的电流放大倍数，破坏形成正反馈的条件；二是减小阱与衬底的寄生电阻，提高闩锁的触发电流阈值，使闩锁难以形成。在绝缘衬底上生长硅外延层的CMOS/SOI电路，可以有效杜绝闩锁效应的发生。

\