东南大学信息工程数字电路与系统(实验6)

数字逻辑电路实验
第2次实验报告
实验题目四舍五入
实验日期2017.11.8
实验1-4
一、实验题目
实现以下数值判别电路的设计：设计一个组合逻辑电路，它接收一位8421BCD码“B3B2B1B0”的输入，进行四舍五入的判断，输出判断结果。

大于等于五的时候输出1，其他情况下输出为0。

二、实验原理
实验目的：接收8431BCD码的输入，进行判断，如果大于等于5则输出1，其他情况输出0。

设计思路：先根据真值表及卡诺图得到最小项表达式，化简为由与非门组成的表达式。

使用7404非门以及7420与非门实现电路。

三、设计过程
真值表
卡诺图
F==
采用74HC04非门以及74HC00与非门实现电路用Multisim仿真如下
实现电路
四、测试方法及测试结果
电路如图所示，从右往左的开关分别代表B3，B2，B1，B0。

控制开关，使它们分别与高电平1（面包板上面一条），低电平0（面包板下面一条相连）。

下面测试过程分别为0000（灭）,0001（灭）,0010（灭）,0011（灭）,0100（灭）,0101（亮）,0110（亮）,0111（亮）,1000（亮）,1001（亮）.
五、实验结论
1、实验实现了8421BCD码的四舍五入，大于等于5输出1，二极管亮，其它值二极管灭。

2、经验总结：使用CMOS器件时，断开与高电平的开关不代表接入了低电平，此时输入不确定，要将此时的输入端接地才能实现输入低电平。

六、参考资料
《数字电路与系统》作者：李文渊。

东南大学电工电子实验中心实验报告数字逻辑设计实践实验一数字逻辑电路实验基础学院电气工程学院指导老师团雷鸣地点 104姓名学号实验日期得分__________1．实验目的（1〕认识数字集成电路，能鉴别各种种类的数字器件和封装；（2〕学习查找器件资料，经过器件手册认识器件；（3〕认识脉冲信号的模拟特点，认识示波器的各种参数及其对测量的影响，认识示波器探头的原理和参数，掌握脉冲信号的各项参数；（4〕认识逻辑解析的根根源理，掌握虚假逻辑解析的使用方法；（5〕掌握实验箱的结构、功能，面包板的根本结构、掌握面包板连接电路的根本方法和要求；（6〕掌握根本的数字电路的故障检查和消除方法。

2．必做实验〔1〕复习仪器的使用， TTL 信号参数及其测量方法用示波器测量并记录频率为 200KHz的 TTL 信号的上升沿时间、下降沿时间、脉冲宽度和高、低电平值。

接线图理论仿真 TTL 图像TTL 实验数据表格测量次数第一次第二次上升时间下降时间正脉宽μsμs负脉宽μsμs高电平低电平〔2〕节实验：电路安装调试与故障消除要求：测出电路对应的真值表，并进行模拟故障排查，记录故障设置情况和排查过程。

接线图真值表F=1，G=1序号S1B1S2B2L 000001 100011 200100 300111 401001 501011 601100 701111 810000 910010 1010100 1110110 1211001 1311011 1411100 1511111思虑题①能否用表格表示U2 8 脚输出端可能出现1 的全部情况当 F=0，G=0或 F=0， G1或 F=1，G=0时，输出端为 1当 F=1，G=1时见下表序号S1B1S2B2100002000130011401005010160111711008110191111② 存在一个使报警器信号灯连续接通的故障，它与输入的状态没关。

那么，什么是最有可能的故障？答：两个集成电路 74HC00与 74HC20未加工作电压 VCC并接地，造成集成电路无法工作， L 素来为低电平， Led 发光。

实验一门电路一、实验目的1.验证常用TTL集成门电路逻辑功能。

2.掌握各种门电路的逻辑符号。

3.掌握Quartus软件的使用。

4.了解集成电路的外引线排列及其使用方法。

二、实验原理和电路集成逻辑门电路是最简单、最基本的数字集成元件。

任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。

目前已有门类齐全的集成门电路，例如“与门”、“或门”、“非门”、“与非门”、“或非门”等。

掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。

TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广。

在后面的实验中采用74系列TTL集成电路。

它的工作电压为5V±0.5V，逻辑高电平1时≥2.4V，低电平0时≤0.4V。

三、实验内容和步骤TTL门电路逻辑功能验证1、首先建立工程（以后每个实验都要分别建立）。

按图1在Quartus软件中调入相应的标准门电路，并把输入端，输出端分别设置好。

2、新建波形文件，按状态表1中“与”一栏输入A、B（0、1）信号，观察输出结果（发光二极管亮为1，灭为0）填入表1中。

3、按同样的方法，验证“或门”7432，“与非门”7437，“反相器”7404的逻辑功能，并把结果填入表1中。

4、Quartus仿真结果（功能防真和时序防真）(a) 与门Q=A•B 功能仿真时序仿真(a) 与门Q=A•B(b) 或门Q=A﹢B 功能仿真时序仿真(b) 或门Q=A﹢B(c) 与非门Q= A•B功能仿真时序仿真(c) 与非门Q= A•B(d) 反相器Q= A功能仿真时序仿真(d) 反相器Q= A 表1 逻辑功能表实验二译码器一、实验目的1、掌握译码器的工作原理和特点。

2、熟悉常用译码器的逻辑功能和应用。

二、实验原理和电路所谓“译码”就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。

三、实验内容和步骤译码器实验译码器选用74138，其引脚排列见附录。

3.1 常用仪器的使用04012540 印友进一、实验内容1、说明频谱仪的主要工作原理，示波器测量精度与示波器带宽、与被测信号频率之间关系。

答：（1）频谱仪结构框图为：频谱仪的主要工作原理：①对信号进行时域的采集，对其进行傅里叶变换，将其转换成频域信号。

这种方法对于AD 要求很高，但还是难以分析高频信号。

②通过直接接收，称为超外差接收直接扫描调谐分析仪。

即：信号通过混频器与本振混频后得到中频，采用固定中频的办法，并使本振在信号可能的频谱范围内变化。

得到中频后进行滤波和检波，就可以获取信号中某一频率分量的大小（帕斯瓦尔定理）。

（2）示波器的测量精度与示波器带宽、被测信号频率之间的关系：示波器的带宽越宽，在通带内的衰减就越缓慢；示波器带宽越宽，被测信号频率离示波器通带截止频率点就越远，则测得的数据精度约高。

2、画出示波器测量电源上电时间示意图，说明示波器可以捕获电源上电上升时间的工作原理。

答：上电时间示意图：工作原理：捕获这个过程需要示波器采样周期小于过渡时间。

示波器探头与电源相连，使示波器工作于“正常”触发方式，接通电源后，便有电信号进入示波器，由于示波器为“正常”触发方式，所以在屏幕上会显示出电势波形；并且当上电完成后，由于没有触发信号，示波器将不再显示此信号。

这样，就可以利用游标读出电源上电的上升时间。

3、简要说明在FM 调制过程中，调制信号的幅度与频率信息是如何加到FM 波中的？答：载波的瞬时角频率为()()c f t k u t ωωΩ=+，(其中f k 为与电路有关的调频比例常数）已调的瞬时相角为000t ()()t t c f t dt t k u t dt θωωθΩ=++⎰⎰（）=所以FM 已调波的表达式为：000()cos[()]t om c f u t U t k u t dt ωθΩ=++⎰当()cos m u t U t ΩΩ=Ω时，00()cos[sin ]om c f u t U t M t ωθ=+Ω+其中f M 为调制指数其值与调制信号的幅度m U Ω成正比，与调制信号的角频率Ω反比，即m f fU M k Ω=Ω。

电路实验实验报告第二次实验实验名称：弱电实验院系：信息科学与工程学院专业：信息工程：学号：实验时间：年月日实验一：PocketLab的使用、电子元器件特性测试和基尔霍夫定理一、仿真实验1.电容伏安特性实验电路：图1-1 电容伏安特性实验电路波形图：图1-2 电容电压电流波形图思考题：请根据测试波形，读取电容上电压，电流摆幅，验证电容的伏安特性表达式。

解：()()mV wt wt U C cos 164cos 164-=+=π，()mV wt wt U R sin 10002cos 1000=⎪⎭⎫ ⎝⎛-=π，us T 500=；()mA wt RU I I R R C sin 213.0===∴，ππ40002==T w ； 而()mA wt dtdu CCsin 206.0= dtdu CI CC ≈⇒且误差较小，即可验证电容的伏安特性表达式。

2.电感伏安特性实验电路：图1-3 电感伏安特性实验电路波形图：图1-4 电感电压电流波形图思考题：1.比较图1-2和1-4，理解电感、电容上电压电流之间的相位关系。

对于电感而言，电压相位 超前 （超前or 滞后）电流相位；对于电容而言，电压相位 滞后 （超前or 滞后）电流相位。

2.请根据测试波形，读取电感上电压、电流摆幅，验证电感的伏安特性表达式。

解：()mV wt U L cos 8.2=， ()mV wt wt U R sin 10002cos 1000=⎪⎭⎫ ⎝⎛-=π，us T 500=； ()mA wt RU I I R R L sin 213.0===∴，ππ40002==T w ； 而()mV wt dtdi LLcos 7.2= dtdi LU LL ≈⇒且误差较小，即可验证电感的伏安特性表达式。

二、硬件实验1.恒压源特性验证表1-1 不同电阻负载时电压源输出电压2.电容的伏安特性测量图1-5 电容电压电流波形图3.电感的伏安特性测量图1-6 电感电压电流波形图4.基尔霍夫定律验证表1-2 基尔霍夫验证电路思考题：1.根据实验数据，选定节点，验证KCL 的正确性。

数字逻辑电路实验第3次实验报告实验题目1位全加器设计实验日期2017.11.15一、实验题目1、完成1位全加器的设计，用逻辑门实现，完成输入输出真值表验证。

2、完成1位全加器的设计，用中规模逻辑器件(74138)实现，完成输入输出真值表验证。

二、实验原理实验1：用逻辑门实现一位全加器，其中的逻辑门包含与门，异或门，非门。

实验2：用中规模逻辑器件(74138)实现，完成输入输出真值表验证三、设计过程实验1：假设A代表被加数，B代表加数，C代表低位向本位的进位，S代表相加得到的和，C0代表相加向更高位的进位。

S=C0=由于没有或门，所以将C0化为C0=异或门采用84HC68，与非门采用74HC00Multisim仿真如下，开关A代表A，开关B代表B，开关C代表C，LED 灯S亮代表S输出为1，灭代表输出0，LED灯C0亮代表C0输出1，灭代表输出0。

A=0,B=0,C=0,S=0,C0=0A=1，B=0,C=0,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=1,B=1,C=0,S=0,C0=1A=0,B=0,C=1,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1面包板实现如下实验二：假设A代表被加数，B代表加数，C代表低位向本位的进位，S代表相加得到的和，C0代表相加向更高位的进位。

S=C0=根据真值表画出卡洛图74138为数据选择器，输出为最小项的非，将表达式化为S=C=Multisim仿真如下：开关A代表A，开关B代表B，开关C代表C，LED 灯S亮代表S输出为1，灭代表输出0，LED灯C0亮代表C0输出1，灭代表输出0。

A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C0=1A=1,B=0,C=0,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1面包板实现电路如下，开关从右往左依次为A，B，C，绿色的二极管为S，红色的二极管为C0四、测试方法及测试结果实验1：面包板的开关从右往左依次是A，B，C，绿色二极管为S，红色二极管为C0，测试结果如下图A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C=1A=1,B=0,C=0,S=1,C0=0\A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1实验2：A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C0=1A=1,B=0,C=0,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1五、实验结论实验1需要用到与非门，异或门，电路实现相对复杂，实验2用到了74138译码器，直接能得到最小项的非，最后通过四输入与非门得到S与C0的输出。

数字规律电路试验第六次试验报告试验题目试验日期广告流水灯2023 年12 月19 日一、试验题目广告流水灯。

用时序器件、组合器件和门电路设计一个广告流水灯，该流水灯由8 个LED 组成，工作时始终为1 暗7 亮，且这一个暗灯循环右移。

1)写出设计过程，画出设计的规律电路图，按图搭接电路；2)验证明验电路的功能；3)将1 秒连续脉冲信号加到系统时钟端，观看并记录时钟脉冲CP、触发器的输出端Q2、Q1、Q0 的波形。

二、试验原理用时序规律电路产生模8 的计数，再用译码器输出凹凸电平，最终LED 灯与译码器的8 个输出引脚相连，实现流水灯。

三、设计过程给出74161 的状态转移真值表0 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 0 0 1 10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 1 1 00 1 1 0 0 1 1 10 1 1 1 1 0 0 01 0 0 0 1 0 0 11 0 0 1 1 0 1 01 0 1 0 1 0 1 11 0 1 1 1 1 0 01 1 0 0 1 1 0 11 1 0 1 1 1 1 01 1 1 0 1 1 1 11 1 1 1 0 0 0 0观看状态转移真值表可知，的一个周期是的两个周期，也就是说在猎取模8 计数时，可以直接承受，故分别与73138 译码器的CBA 相连，Multisim 仿真如下面包板实现电路如下：左边为74161 芯片，右边为74138 芯片电路板接线如下：红线为高电平，黑线为低电平，绿线为时钟Pocketlab 接线如下四、测试方法及测试结果红线高电平接p1,绿线时钟接p0,黑线接地，翻开pocketlab 开关，设置p0 为时钟，p1 输出高电平，run.观看到流水灯现象。

再依据如下的接线方式，将Q2 Q1 Q0 分别接入p4 p5 p6,设置p4 p5 p6 为输入，观看规律的波形图。

实验八：抽样定理实验（PAM ）一．实验目的：1. 掌握抽样定理的概念2. 掌握模拟信号抽样与还原的原理和实现方法。

3. 了解模拟信号抽样过程的频谱 二．实验内容：1.采用不同频率的方波对同一模拟信号抽样并还原，观测并比较抽样信号及还原信号的波形和频谱。

2. 采用同一频率但不同占空比的方波对同一模拟信号抽样并还原，观测并比较抽样信号及还原信号的波形和频谱 三．实验步骤：1. 将信号源模块、模拟信号数字化模块小心地固定在主机箱中，确保电源接触良好。

2. 插上电源线，打开主机箱右侧的交流开关，在分别按下两个模块中的电源开关，对应的发光二极管灯亮，两个模块均开始工作。

3. 信号源模块调节“2K 调幅”旋转电位器，是“2K 正弦基波”输出幅度为3V 左右。

4. 实验连线5. 不同频率方波抽样6. 同频率但不同占空比方波抽样7. 模拟语音信号抽样与还原 四．实验现象及结果分析：1.固定占空比为50%的、不同频率的方波抽样的输出时域波形和频谱： (1) 抽样方波频率为4KHz 的“PAM 输出点”时域波形：抽样方波频率为4KHz 时的频谱：50K…………PAM 输出波形输入波形分析：理想抽样时，此处的抽样方波为抽样脉冲，则理想抽样下的抽样信号的频谱应该是无穷多个原信号频谱的叠加，周期为抽样频率；但是由于实际中难以实现理想抽样，即抽样方波存在占空比（其频谱是一个Sa()函数），对抽样频谱存在影响，所以实际中的抽样信号频谱随着频率的增大幅度上整体呈现减小的趋势，如上面实验频谱所示。

仔细观察上图可发现，某些高频分量大于低频分量，这是由于采样频率为4KHz ，正好等于奈奎斯特采样频率，频谱会在某些地方产生混叠。

(2) 抽样方波频率为8KHz 时的“PAM 输出点”时域波形：2KHz6K 10K 14K输入波形PAM 输出波形抽样方波为8KHz 时的频谱：分析：当采样频率为8KHz 时，频谱如上图所示，已抽样信号的频谱有无穷多个原始信号频谱叠加而成，周期为采样频率8KHz ，由于此时采样频率>>那奎斯特速率，故没有混叠。

1.1.1 时分复用/解复用（TDM）实验一、时分复接观测(1).同步帧脉冲及复接时钟观测帧脉冲宽度125us一帧数据包含时钟数32复接后时钟速率256k(2).复接后帧头观测我们将帧头设置为01111110，帧头处于每帧的第一个时隙且帧同步的上升沿为帧的开始位置。

观测结果如下：(3).复接后8bit数据观测我们将帧头设置为00000000,8bit数据为01010101，位于帧的第三个时隙，观测如下：二、时分解复接观测(1).解复用同步帧脉冲观测●发送与接收端帧头一样时结果如下，此时可以实现同步。

●拔掉复接数据结果如下，当不解复用信号时无法实现同步，因为没有输入信号。

●两端帧头不同时结果如下，解复用端无法找到相对应的帧头，所以无法实现同步，它无法识别出与其不同的帧头。

(2).解复用后8bit数据观测我们设置01010101，结果如下.在不断修改原始信号的过程中，我们发现解复用的信号也随之同步变化(3).解复用后PCM译码观测(4).解复用后CVSD译码观测1.1.2 帧同步实验一、帧同步提取观测及分析(1).假同步测试当8bit数据与帧头相同时，由于多次重复完成复接信号输入与断开操作，导致解复用端时与真正的帧头实现同步，但也会与8bit实现同步，出现同步错误。

(2).后方保护测量（捕捉态）经过改变加错信号，我们测得后方保护计数个数为3.后方保护可以防止误同步，经过连续几次检测到帧头才进入同步状态可以让同步更准确。

(3).前向保护测试（维持态）经过改变加错信号，测得前向保护计数为2。

前向保护可以避免因一次传输错误而导致帧头出错而引起的同步出错。

当加错开关位置为“0001000100010001”时，帧提取情况如下：信号恢复如下：当加错开关位置为“0010010110010011”时，帧提取情况如下：信号恢复如下：(4).非同步状态下解复用数据观测8bit原始信号为01010101，但是恢复错误，所以同步是必须的，否则会发生错误。

信源编译码实验抽样定理告诉我们：如果对某一带宽有限的模拟信号进行抽样，且抽样速率达到一定的数值时，那么根据这些抽样值就可以准确地还原信号。

也就是说传输模拟信号的采样值就可以实现模拟信号的准确传输。

电路图可以看出，抽样脉冲先对原始信号进行自然或者平顶抽样，将得到的抽样信号进行传输到接收端，接收端进行滤波即可恢复到原始波形，但是要注意，满足抽样脉冲的频率大于等于原始信号的两倍才可以准确恢复。

自然抽样验证信号类型频率幅度占空比原始信号2000Hz 20 /抽样信号8000Hz / 4/82K正弦波3K 2K 倍抽样脉冲2K正弦波4K 2K 2倍抽样脉冲2K正弦波8K 2K 4倍抽样脉冲2K正弦波16K 2K 8倍抽样脉冲当抽样脉冲频率小于4k取样信号的频谱发生混叠，无法准确的恢复出原始信号，但是当频率大于4k时将不会发生混叠，随着频率增大，恢复的越来越好。

1K三角波16K 2K 复杂信号恢复1K三角波16K 6K 复杂信号恢复率才可以较准确的恢复出原始信号，当然还会有混叠，所以无法真正的恢复出原始信号。

从中可以看出，虽然恢复出了原始信号，但是仍有一定的失真。

从频谱图也可以看出，出现一定的混叠。

频谱混叠现象验证设置原始信号为：“正弦”，1000hz，幅度为20；设置抽样脉冲：频率：8000hz，占空比：4/8（50%）；恢复滤波器截止频率：2K信号类型频率幅度占空比原始信号1000Hz 20 /抽样信号8000Hz / 4/8使用示波器观测原始信号3P2，恢复后信号6P4。

当3P2为6k时，记录恢复信号波形及频率；当3P2为7k时，记录恢复信号波形及频率；记录3P2为不同情况下，信号的波形，原始信号恢复信号6k 2k原始信号恢复信号7k 2K2k低通滤波器之后，高频分量被去掉，所以基本恢复为2k正弦波。

但是通频带之内仍然有低频的杂波分量，所以信号的毛刺比较明显。

抽样脉冲占空比恢复信号影响设置原始信号为：“正弦”，1000hz，幅度为20；设置抽样脉冲：频率：8000hz，占空比：4/8（50%）；恢复滤波器截止频率：2K信号类型频率幅度占空比原始信号1000Hz 20 /抽样信号8000Hz / 4/8维持原始信号不变，不断改变占空比记录波形如下：占空比第一个零点1/8 64k2/8 32k4/8 16k时，第一个过零点的值逐渐减小，另外占空比越大，恢复的信号幅度越大，这是因为占空比越大使得发送的信号功率越大。

数字电路与系统(实验七)➢实验任务:可调速的广告流水灯：在实验5广告流水灯的基础上设计一个速度控制器，实现广告流水灯的循环速度的变化，具体功能如下：1）该流水灯由8个LED组成，工作时始终1暗7亮，且这一个暗灯循环右移。

2）速度分4档，分别是1档，1/2档，1/4档，1/6档，设置一个按钮，每按一次按钮换一档。

➢实验部分:一、实验原理图：广告流水灯部分（参见实验五）(1)设：分别为8个LED灯的输出段端0 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0故对于计数脉冲个数与8位输出，恰为译码关系速度控制器部分(1)原理：1)速度档选择：通过拨动开关（拨动开关：一端接高电平，一端接低电平）以及74161计数功能，实现每拨动一次开关（即：74161输入脉冲端由低电平向高电平）计一次数，2)将送入74153地址控制端对脉冲进行选择：依次对应选择1档，1/2档，1/4档，1/6档，即：原始脉冲，二分频脉冲，四分频脉冲以及六分频脉冲分别接入74153的00-01-10-11四个输入端3)四档脉冲：原始脉冲直接通过脉冲输入获取；二分频脉冲，四分频脉冲来自于74161分频器输出端；六分频脉冲来自于模6计数器的送数Load端（与非）(2状态转移真值表：Load0 0 0 0 0 0 0 1 10 0 0 1 0 0 1 0 10 0 1 0 0 0 1 1 10 0 1 1 0 1 0 0 10 1 0 0 0 1 0 1 10 1 0 1 0 0 0 0 0(3)实验原理图：二、实验目的：在实验5广告流水灯的基础上设计一个速度控制器，实现广告流水灯的循环速度的变化，具体功能如下：1）该流水灯由8个LED组成，工作时始终1暗7亮，且这一个暗灯循环右移。

东南大学电工电子实验中心实验报告课程名称：数字逻辑电路设计实践第 4 次实验实验名称：基本时序逻辑电路院（系）：信息科学与工程学院专业：信息工程姓名：学号：实验室: 实验组别：同组人员：无实验时间：评定成绩：审阅教师：时序逻辑电路一、实验目的1. 掌握时序逻辑电路的一般设计过程；2. 掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3. 掌握时序逻辑电路的基本调试方法；4. 熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。

二、实验原理1. 时序逻辑电路的特点（与组合电路的区别）：——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。

2. 时序逻辑电路的基本单元——触发器（本实验中只用到D触发器）触发器实现状态机（流水灯中用到）3. 时序电路中的时钟1) 同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端）2) 时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。

4. 常用时序功能块1) 计数器（74161）a) 任意进制的同步计数器：异步清零；同步置零；同步置数；级联b) 序列发生器——通过与组合逻辑电路配合实现（计数器不必考虑自启动）2) 移位寄存器（74194）a) 计数器（一定注意能否自启动）b) 序列发生器（还是要注意分析能否自启动）三、实验内容1. 广告流水灯a. 实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。

1 写出设计过程，画出设计的逻辑电路图，按图搭接电路。

2 将单脉冲加到系统时钟端，静态验证实验电路。

3 将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。

数字逻辑电路实验第1次实验报告实验题目发光二极管的点亮与熄灭等实验日期2017.11.1实验1-1一、实验题目发光二极管的点亮与熄灭：分别用高电平和低电平点亮发光二极管，画出电原理图，实验验证（拨动开关点亮或者熄灭）；二、实验原理实验目的：分别用高电平低电平点亮发光二极管。

设计思路：高电平点亮时，二极管正极接高电平，负极接地，串联500Ω保护电阻。

低电平点亮时，二极管正极接地，负极接低电平，串联500Ω保护电阻。

三、设计过程用Multisim仿真结果（高电平点亮）。

用Multisim 仿真结果（低电平点亮）及电路实现。

四、测试方法及测试结果连接电路如上图，闭合开关，二极管亮。

断开开关，二极管灭。

五、实验结论二极管在高电平及低电平下均能被点亮，二极管正极要接电压相对高的一极。

如：高电平点亮正极接高电平，低电平点亮正极接地。

实验1-2一、实验题目在一个数码管上显示0~9二、实验原理该数码管为共阴极数码管，输入高电平则点亮相应的笔画。

数码管上的a,b,c,d,e,f,g分别控制数码管7个笔画，通过控制a,b,c,d,e,f,g7个引脚的输入，从而控制显示0~9 10个数字。

三、设计过程将SM4205共阴极数码管的引脚分别于7个开关串联，再分别接到高电平。

在干路上连100Ω的保护电阻。

四、测试方法及测试结果将数码管的a,b,c,d,e,f,g引脚分别接到pocketlab的0,1,2,3,4,5,6口，将状态设置为输出，控制7个开关，使数码管显示出0~9 10个数字。

五、实验结论在刚开始设计时，我使用了7448译码器，设计电路如下图S1,S2,S3,S4分别表示从二进制的低位到高位。

仿真成功，但是在实际验证的过程中，按照仿真电路连接后，拨动S1，S2，S3，S4开关，数码管没有变化，仍然为0。

反复检查后，分析可能是刚开始未加保护电阻损坏了7448。

于是我放弃了7448，改用7个开关控制7段笔画，得到了如上的实验结果。

一、实验目的1. 理解数字电路的基本组成和基本原理。

2. 掌握常用数字电路的分析和设计方法。

3. 提高动手实践能力，加深对数字电路理论知识的理解。

二、实验内容本次实验主要包含以下内容：1. 数字电路基础实验2. 组合逻辑电路实验3. 时序逻辑电路实验三、实验仪器与设备1. 数字电路实验箱2. 数字信号发生器3. 示波器4. 计算器5. 实验指导书四、实验原理1. 数字电路基础实验：通过实验了解数字电路的基本组成和基本原理，包括逻辑门、编码器、译码器等。

2. 组合逻辑电路实验：通过实验掌握组合逻辑电路的分析和设计方法，包括加法器、编码器、译码器、数据选择器等。

3. 时序逻辑电路实验：通过实验掌握时序逻辑电路的分析和设计方法，包括触发器、计数器、寄存器等。

五、实验步骤1. 数字电路基础实验- 连接实验箱，检查电路连接是否正确。

- 按照实验指导书的要求，进行逻辑门、编码器、译码器等电路的实验。

- 观察实验结果，分析实验现象，并记录实验数据。

2. 组合逻辑电路实验- 连接实验箱，检查电路连接是否正确。

- 按照实验指导书的要求，进行加法器、编码器、译码器、数据选择器等电路的实验。

- 观察实验结果，分析实验现象，并记录实验数据。

3. 时序逻辑电路实验- 连接实验箱，检查电路连接是否正确。

- 按照实验指导书的要求，进行触发器、计数器、寄存器等电路的实验。

- 观察实验结果，分析实验现象，并记录实验数据。

六、实验结果与分析1. 数字电路基础实验- 通过实验，验证了逻辑门、编码器、译码器等电路的基本原理和功能。

- 实验结果符合理论预期，验证了数字电路的基本组成和基本原理。

2. 组合逻辑电路实验- 通过实验，掌握了组合逻辑电路的分析和设计方法。

- 实验结果符合理论预期，验证了组合逻辑电路的基本原理。

3. 时序逻辑电路实验- 通过实验，掌握了时序逻辑电路的分析和设计方法。

- 实验结果符合理论预期，验证了时序逻辑电路的基本原理。

东南大学《微机实验及课程设计》实验报告实验五8253 计数器/定时器实验六8255 并行输入输出姓名：学号：08011专业：自动化实验室：计算机硬件技术实验时间：2012年04月27日报告时间：2013年05月15日评定成绩：审阅教师：一. 实验目的实验五：1）掌握计数器/定时器8253 的基本工作原理和编程应用方法；2）了解掌握8253 的计数器/定时器典型应用方法实验六：1）掌握8255方式0的工作原理及使用方法，利用直接输入输出进行控制显示；2）掌握8段数码管的动态刷新显示控制；3）分析掌握8255工作方式１时的使用及编程，进一步掌握中断处理程序的编写。

二. 实验内容实验五：必做：5-1 将计数器0设置为方式0，计数初值为N（小于等于0FH），用手动的方式逐个输入单脉冲，编程使计数值在屏幕上显示，并同时用逻辑笔观察OUT0电平变化。

（参考程序p63）5-2 将计数器0、1分别设置在方式3，计数初值设为1000，用逻辑笔观察OUT0电平的变化。

（参考程序p64）实验六：（1）8255方式 0：简单输入输出实验电路如图一，8255C口输入接逻辑电平开关K0～K7，编程A口输出接 LED显示电路L0～L7；用指令从 C口输入数据，再从A口输出。

图一 8255简单输入输出（2）编程将A口 L0-L7控制成流水灯，流水间隔时间由软件产生；流水方向由K0键在线控制，随时可切换；流水间隔时间也可由K4～K7键编码控制，如 0000对应停止，0001对应 1秒，1111对应 15秒,大键盘输入 ESC键退出。

（3）8段数码管静态显示:按图二连接好电路，将 8255的 A口PA0～PA6分别与七段数码管的段码驱动输入端a～ｇ相连，位码驱动输入端 S1接+5V（选中），S0、dp接地（关闭）。

编程从键盘输入一位十进制数字（0～9），在七段数码管上显示出来。

图二单管静态显示(4) 8段数码管动态显示：按图三连接好电路，七段数码管段码连接不变，位码驱动输入端S1、S0 接8255 C口的PC1、PC0。

数字电路期末考题二一、教务处需要一考试监考装置：设定每场考试为2小时，假设一个时钟周期是10分钟,用两个数码管分别显示分钟的十位和小时的个位。

当到半小时的时候，红灯亮持续10分钟后灭，提醒监考老师没来的考生不得入场,在场的考生可以交卷离开。

当到1小时50分时，黄灯亮持续10分钟后灭,提醒监考老师考试时间将到，准备收卷。

要求：1．简单写出设计过程,画出逻辑电路图（30分)2．根据设计搭试电路（15分）3．用单脉冲验证电路（由老师检查）（25分）4．用双踪示波器或者逻辑分析仪观察并分别绘出输入时钟和分钟十位输出时的Q m2、Q m1、Q m0输出波形.（10分）二、简答几个三态门的输出端是否允许短接？有无条件限制，应注意什么问题？OC门的输出端是否允许短接,结果是什么?（20分）数字电路期末考题四（答案及评分标准）1．简单写出设计过程，画出逻辑电路图（30分）由题意，设时钟脉冲的周期为10分钟，则分钟部分可设计成模6计数器,整个监考装置是模12计数器，其功能见下表脉冲小时分钟红灯黄灯Q h3 Q h2 Q h1 Q h0Q m3 Q m2 Q m1 Q m0Y红Y黄1 0000 0000 0 02 0000 0001 0 03 0000 0010 0 04 0000 0011 1 05 0000 0100 0 06 0000 0101 0 07 0001 0000 0 08 0001 0001 0 09 0001 0010 0 010 0001 0011 0 011 0001 0100 0 012 0001 0101 0 113 0000 0000 0 0逻辑电路图：评分：a、设计过程15分b、逻辑电路图15分2．电路接线符合基本规范，电源连接正确（15分）；3．用单脉冲验证电路(由老师检查）(25分）4．波形记录符合规范（波形应注意相位对齐，并至少画满一个周期，方波的边沿一定要画出)：波形描述正确且相位对齐8分（每个波形2分）方波边沿画出2分CLKQm2Qm1Qm0二、简答题：几个三态门的输出端允许短接，但有条件限制，不能同时有两个或两个以上三态门的控制端处于使能状态。