数字电路复习题及答案.
- 格式:doc
- 大小:110.00 KB
- 文档页数:25
Made by 遇见 第一套一.选择题(18分)1.以下式子中不正确的是( ) a .1•A =A b .A +A=A c .B A B A +=+ d .1+A =12.已知B A B B A Y ++=下列结果中正确的是( )a .Y =Ab .Y =Bc .Y =A +Bd .B A Y +=3.TTL 反相器输入为低电平时其静态输入电流为( ) a .-3mA b .+5mA c .-1mA d .-7mA4.下列说法不正确的是( ) a .集电极开路的门称为OC 门b .三态门输出端有可能出现三种状态(高阻态、高电平、低电平)c .OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5.以下错误的是( )a .数字比较器可以比较数字大小b .实现两个一位二进制数相加的电路叫全加器c .实现两个一位二进制数和来自低位的进位相加的电路叫全加器d .编码器可分为普通全加器和优先编码器 6.下列描述不正确的是( )a .触发器具有两种状态,当Q=1时触发器处于1态b .时序电路必然存在状态循环c .异步时序电路的响应速度要比同步时序电路的响应速度慢d .边沿触发器具有前沿触发和后沿触发两种方式,能有效克服同步触发器的空翻现象 7.电路如下图(图中为下降沿Jk 触发器),触发器当前状态Q 3 Q 2 Q 1为“011”,请问时钟作用下,触发器下一状态为( )a .“110”b .“100”c .“010”d .“000”8、下列描述不正确的是( )a .时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b .寄存器只能存储小量数据,存储器可存储大量数据。
c .主从JK 触发器主触发器具有一次翻转性d .上面描述至少有一个不正确 9.下列描述不正确的是( )a .EEPROM 具有数据长期保存的功能且比EPROM 使用方便b .集成二—十进制计数器和集成二进制计数器均可方便扩展。
_、单选题1、十进制整数转换为二进制数一般采用()。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案:C2、将十进制小数转换为二进制数一般采用()。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案:A3、十进制数"13",用三进制表示为()。
A.211B.111C.112D.101正确答案:B4、将十进制数18转换成八进制是().A.20B.24C.22D.21正确答案:C5、十进制数25用8421 BCD码表示为()A.10 010100B.0010 0101C.10 101D.10 000101正确答案:B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案:C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案:B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案:B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案:C10、4变量逻辑函数的真值表,表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案:C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个,数据输入端有16个,输出端有1个。
A.4B.16C.1D.2正确答案:A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案:C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案:A14、欲设计一个3位无符号数乘法器(即3x3),需要6位输入及()位输出信号。
B.6C.4D.5正确答案:B15、4位输入的二逬制译码器,其输出应有()位。
A.4B.1C.8D.16正确答案:D16、对于8线一3线优先编码器,下面说法正确的是()A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案:B17、3线-8线译码电路是()译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案:C18、实现多输入、单输出逻辑函数,应选()。
数字电子技术复习题及参考答案一、单选题1、以下式子中不正确的是()A.1AAB.AAAC.ABABD.1A12、在数字电路中,稳态时三极管一般工作在()状态。
在图示电路中,若ui0,则三极管T(),此时uo=()A.放大,截止,5VB.开关,截止,3.7VC.开关,饱和,0.3VD.开关,截止,5V3、N个变量可以构成()个最小项。
A.NB.2NC、2ND、2N-14、图中电路为TTL门电路,为了使输出等于,选择正确答案()。
A.正确,错误,错误B.正确,错误,正确C.正确,正确,正确D.正确,正确,错误5、TTL门电路输入端悬空时,应视为();(高电平,低电平,不定)。
此时如用万用表测量其电压,读数约为()(3.5V,0V,1.4V)。
A.不定B.高电平,3.5VC.低电平,0VD.高电平,1.4V6、一个64选1的数据选择器有()个选择控制信号输入端。
A.6B.16C.32D.647、设计计数器时应选用()。
A.锁存器B.边沿触发器C.同步触发器D.施密特触发器8、欲将频率为f的正弦波转换成为同频率的矩形脉冲,应选用()。
A.多谐振荡器B.施密特触发器C.单稳态触发器D.T'触发器9、一片64k某8存储容量的只读存储器(ROM),有()。
A.64条地址线和8条数据线B.64条地址线和16条数据线C.16条地址线和8条数据线D.16条地址线和16条数据线10、ROM必须在工作()存入数据,断电()数据;RAM可以在工作中()读写数据,断电()数据。
A.中,不丢失;随时,将丢失B.前,不丢失;随时,将丢失C.前,不丢失;随时,不丢失D.前,丢失;随时,将丢失11、若逻辑表达式FAB,则下列表达式中与F相同的是()A.FABB.FABC.FABD.不确定12、下列电路中,不属于组合电路的是:()A.数字比较器;B.寄存器;C.译码器;D.全加器;13、不能用来描述组合逻辑电路的是:()A.真值表;B.卡诺图;C.逻辑图:D.驱动方程;14、利用中规模集成计数器构成任意进制计数器的方法有()A.复位法B.预置数法C.级联复位法D.以上都不是15、施密特“非”门和普通“非”门电路的阈值电压分别是()个。
数 电 复 习 题选择题:1.下列四个数中,与十进制数(163)10不相等的是( D )A 、(A3)16B 、()2C 、(0001)8421BCD D 、(203)82.N 个变量可以构成多少个最小项( C )A 、NB 、2NC 、2ND 、2N -13.下列功能不是二极管的常用功能的是( C )A 、检波B 、开关C 、放大D 、整流4..将十进制数10)18(转换成八进制数是 ( B )A 、20B 、22C 、21D 、235.译码器的输入地址线为4根,那么输出线为多少根( C )A 、8B 、12C 、16D 、206.能把正弦信号转换成矩形脉冲信号的电路是(D )A 、多谐振荡器B 、D/A 转换器C 、JK 触发器D 、施密特触发器7.三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 ( A )A 、m2B 、 m5C 、m3D 、 m78.用PROM 来实现组合逻辑电路,他的可编程阵列是( B )A 、与阵列B 、或阵列C 、与阵列和或阵列都可以D 、以上说法都不对9.A/D 转换器中,转换速度最高的为(??A??? )转换A 、并联比较型B 、逐次逼近型C 、双积分型D 、计数型10.关于PAL 器件与或阵列说法正确的是 ( A )A 、 只有与阵列可编程B 、 都是可编程的C 、 只有或阵列可编程D 、 都是不可编程的11. 当三态门输出高阻状态时,输出电阻为 ( A )A 、无穷大B 、约100欧姆C 、无穷小D 、约10欧姆12为使采样输出信号不失真地代表输入模拟信号,采样频率f s 和输入模拟信号的最高频率f ax Im 的关系是(C ) A 、 f s ≥f ax Im B 、f s ≤f ax Im C 、f s ≥2f ax Im D 、 f s ≤2f ax Im13. 下列说法不正确的是( C )A .集电极开路的门称为OC 门B .三态门输出端有可能出现三种状态(高阻态、高电平、低电平)C .OC 门输出端直接连接可以实现正逻辑的线或运算D.利用三态门电路可实现双向传输14. 以下错误的是( B )A .数字比较器可以比较数字大小B .实现两个一位二进制数相加的电路叫全加器C .实现两个一位二进制数和来自低位的进位相加的电路叫全加器D .编码器可分为普通全加器和优先编码器15. 下列描述不正确的是(A )A .触发器具有两种状态,当Q=1时触发器处于1态B .时序电路必然存在状态循环C .异步时序电路的响应速度要比同步时序电路的响应速度慢D .边沿触发器具有前沿触发和后沿触发两种方式,能有效克服同步触发器的空翻现象16.离散的,不连续的信号,称为( B )。
《数字电子技术基础》复习题一.选择填空题(以下每小题后均给出了几个可供选择的答案,请选择其中一个最合适的答案填入空格中)1.处理 b 的电子电路是数字电路。
(a)交流电压信号(b)时间和幅值上离散的信号(c)时间和幅值上连续变化的信号(d)无法确定2.用不同数制的数字来表示2004,位数最少的是 d 。
(a)二进制(b)八进制(c)十进制(d)十六进制3.最常用的BCD码是 b 。
(a)5421码(b)8421码(c)余3码(d)循环码4.格雷码的优点是 c 。
(a)代码短(b)记忆方便(c)两组相邻代码之间只有一位不同(d)同时具备以上三者5.两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是 a 。
(a)与非(b)或非(c)同或(d)异或6.已知F=ABC+CD,选出下列可以肯定使F=0的取值 d(a)ABC=011 (b)BC=11 (c)CD=10 (d)BCD=1117.2004个1连续异或的结果是 a 。
(a)0 (b)1 (c)不唯一(d)逻辑概念错误二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)1.5的5421BCD码是0101 这个是8421码的。
2.逻辑表达式中,异或的符号是⊕,同或的符号是⊙。
3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。
4.用代数法化简逻辑函数需要一定的经验和技巧,不容易确定化简结果是否是最简。
5.用卡诺图化简逻辑函数,化简结果一般是最简与-或式。
一.选择填空题(以下每小题后均给出了几个可供选择的答案,请选择其中一个最合适的答案填入空格中)1.实体(ENTITY)描述一个设计单元的 C D 的信息。
(a)行为、元件及连接关系(b)元件、子程序、公用数据类型(c)名称和端口的引脚等(d)可编译的设计单元2.结构体(ARCHITECTURE)用于描述设计单元的 A D 。
(a)行为、元件及连接关系(b)元件、子程序、公用数据类型(c)名称和端口的引脚等(d)可编译的设计单元3.在VHDL语言中,ARCHITECTURE中的语句都是 B 执行的语句。
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数,数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门,多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态,存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是R S=0。
12、在一个C P脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象,又称电压滞后特性;单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式:共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类:移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.1B.2C.4D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时,共有 D 个变量取值组合? A. n B. 2n C. n 2 D. 2n5、在何种输入情况下,“与非”运算的结果是逻辑0。
数字电子技术-考试复习题一、单项选择题1.(195)H表示( D )。
(a) 二进制数(b) 十进制数(c)八进制数(d) 十六进制数2.在TTL 门电路中,能实现“线与”的门电路是( B )(a)与非门(b) 集电极开路门(c) 或非门(d) 或非门3.用不同数制的数字来表示2007,位数11.十进制数24 转换为二进制数,结果为。
(a)10100 (b)10010 (c)01100 (d)1100012.(a) 13.(c) 14.(c) 15.(d)最少的是。
(a)十六进制数(b) 十进制数(c) 八进制数(d) 二进制数4.十进制数36 转换为十六进制数,结果12.( )D,。
(275)O=为。
(a)275 (b) 629 (c) (a)26 (b)24(c)2750 (d) 220022 (d)20 13.三态门的第三态是。
5.8421BCD 码10000111 表示的十进制数是。
(a)131 (b)103 (c)87 (d)136.A/D 转换输出的二进制代码位数越多,其转换精度()(a)越高(b) 越低(c)不变(d) 无法确定7.下列逻辑表示式正确的是()(a)低电平(b)高电平(c)高阻(d)任意电平14.具有8 个触发器的二进制异步计数器最多可能有种状态。
(a)8 (b)128 (c)256 (d)51215.“或非”逻辑运算结果为“0”的条件是该或项的变量。
(a)全部输入“0”(b)全部输入“1”(a) A +B +AB = 1 (b)(c)任一个输入“0”(d)A +AB =A +B(c) AB +AB =AB +AB AB =A +B (d)任一个输入“1”16.当TTL 门电路输入端对地接电阻R=10k Ω时,相当于此端。
8.下列电路中,属于时序逻辑电路的是( ).(a)数据选择器(b) 编码器(c) 计数器(d) 译码器9.由8 位寄存器组成的扭环移位寄存器可以构成进制计数器。
《数字逻辑与电路》复习题及答案《数字逻辑与电路》复习题第⼀章数字逻辑基础(数制与编码)⼀、选择题1.以下代码中为⽆权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2.以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3.⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
A. 1B. 2C. 4D. 164.⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101015.在⼀个8位的存储单元中,能够存储的最⼤⽆符号整数是CD 。
A.(256)10B.(127)10C.(FF)16D.(255)106.与⼗进制数(53.5)10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87.与⼋进制数(47.3)8等值的数为:A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常⽤的B C D码有C D。
A.奇偶校验码B.格雷码C.8421码D.余三码⼆、判断题(正确打√,错误的打×)1. ⽅波的占空⽐为0.5。
(√)2. 8421码1001⽐0001⼤。
(×)3. 数字电路中⽤“1”和“0”分别表⽰两种状态,⼆者⽆⼤⼩之分。
(√)4.格雷码具有任何相邻码只有⼀位码元不同的特性。
(√)5.⼋进制数(17)8⽐⼗进制数(17)10⼩。
(√)6.当传送⼗进制数5时,在8421奇校验码的校验位上值应为1。
(√)7.⼗进制数(9)10⽐⼗六进制数(9)16⼩。
(×)8.当8421奇校验码在传送⼗进制数(8)10时,在校验位上出现了1时,表明在传送过程中出现了错误。
(√)三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的,其⾼电平和低电平常⽤1和0来表⽰。
(完整版)数字电路期末复习题及答案数字电路期末复习题及答案⼀、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的,其⾼电平和低电平常⽤1 和0 来表⽰。
2、分析数字电路的主要⼯具是逻辑代数,数字电路⼜称作逻辑电路。
3、逻辑代数⼜称为布尔代数。
最基本的逻辑关系有与、或、⾮三种。
常⽤的⼏种导出的逻辑运算为与⾮或⾮与或⾮同或异或。
4、逻辑函数的常⽤表⽰⽅法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门,多个O C门输出端并联到⼀起可实现线与功能。
8、T T L与⾮门电压传输特性曲线分为饱和区、转折区、线性区、截⽌区。
9、触发器有2个稳态,存储8位⼆进制信息要8个触发器。
10、⼀个基本R S触发器在正常⼯作时,它的约束条件是R+S=1,则它不允许输⼊S=0且R=0的信号。
11、⼀个基本R S触发器在正常⼯作时,不允许输⼊R=S=1的信号,因此它的约束条件是R S=0。
12、在⼀个C P脉冲作⽤下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发⽅式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象,⼜称电压滞后特性;单稳触发器最重要的参数为脉宽。
14、半导体数码显⽰器的内部接法有两种形式:共阴接法和共阳接法。
15、对于共阳接法的发光⼆极管数码显⽰器,应采⽤低电平驱动的七段显⽰译码器。
16、寄存器按照功能不同可分为两类:移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统⼀的时钟控制分为同步时序电路和异步时序电路。
⼆、选择题1、⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
B.2C.4D. 162、⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时,共有 D 个变量取值组合? A. n B. 2n C. n 2 D. 2n5、在何种输⼊情况下,“与⾮”运算的结果是逻辑0。
数字电路复习题(自己做的,欢迎大家指正)一、填空题(每空1分,共10分)1 •逻辑函数 -•的两种标准形式分别为}\A=B=C)=迟酬(12357) = 口时(046)十2.将2004个“T异或起来得到的结果是(0)。
3.半导体存储器的结构主要包含三个部分,分别是(译码器)、(存储阵列)、(控制逻辑)。
4.A/D转换的四个过程是采样、保持、量化和(编码),其中采样脉冲的频率要求至少是模拟信号最高频率的(2)倍。
5.8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平,则输出电压为(5/128)v ;当输入为10001000,则输出电压为(5*136/128)V。
6.就逐次逼近型和双积分型两种A/D转换器而言,(逐次逼近型)的抗干扰能力强,(双积分型)的转换精度高。
7.(61.5)10 == (3D.8)16 = (10010001.1000»5421BCD;8.已知某74ls00 为2 输入4 与非门,l oL=22mA, l oH=2mA,I iL=2mA,1旧=40讥,则其低电平输出的扇出系数N OL=(11),其高电平输出的扇出系数N OH=(50);9•函数■的最小项表达式为F=( 4,5,7),最大项表达式为(0,1,2,3,6 )10.根据对偶规则和反演规则,直接写出_--的对偶式和反函数,对偶式:’,反函数:(A+B)C^|]£)厦01 = )』;11. —12 .已知X= (-17),则X的8位二进制原码为(10010001),其8位二进制补码为(11101111);13.T'触发器的次态方程是14.D触发器的次态方程是15.根据毛刺的不同极性, 可以将逻辑险象分为0型险象和1型险象,对于一个逻辑表达式,若在给定其它变量适当的逻辑值后,出现F=('丄)的情形,则存在1型险象;5 .补码1. 1000的真值是(D )。
A . +1.0111 B. -1.0111 C. -0.1001 D. -0. 10006.组合电路和时序电路比较,其差异在于前者( BA. 任意时刻的输出不仅与输入有关,而且与以前的状态有关B. 任意时刻的输出信号只取决于当时的输入信号C. 有统一的时钟脉冲控制D. 输出只与内部状态有关7.下列四种类型的逻辑门中,可以用( D )实现三种基本运算。
复习题一1.下列四个数中,与十进制数(163)10不相等的是D 、(203)8 2.N 个变量可以构成多少个最大项C 、2N3.下列功能不是二极管的常用功能的是C 、放大5.译码器的输入地址线为4根,那么输出线为多少根( 16 )6.用或非门构成钟控R-S 触发器发生竞争现象时,输入端的变化是00→117.一个4K 赫兹的方波信号经4分频后,下列说法错误的是B 、周期为2π×10-3秒 8.用PROM 来实现组合逻辑电路,他的可编程阵列是(或阵列 ) 9.A/D 转换器中,转换速度最高的为( A 、并联比较型 )转换 10.MAXPLUS-II 是哪个PLD 厂家的PLD 开发软件( B 、Altera 1.存储器按存取方式可分为三类,即:1. SAM , RAM , ROM2.设4位逐次逼近型A/D 转换器的电压转换范围为0-15V ,采用四舍五入法量化,模拟输入电压为8.59V ,转换的逼近过程是(其中括号中用✓表示保留,×表示不保留 1000(✓ )→1100(× )→1010(× )→1001(✓ )→10013.时序电路中的时序图的主要作用是:用于在实验中测试检查电路得逻辑功能和用于计算机仿真模拟 4.施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声,是因为它具有滞后特性 5.既能传送模拟信号,又能传送数字信号的门电路是. CMOS 传输门三、简答题(每小题5分,共10分)1.请写出RS 、JK 、D 、T 触发器的状态转移方程,并解释为什么有的触发器有约束方程。
2.请回答两个状态等价的条件是什么?四、分析题(25分)1.分析如图由3线-8线译码器74LS138构成的电路,写出输出S i 和C i 的逻辑函数表达式,说明其逻辑功能。
(6分)2 1 4&74LS1381 02 43 5 6 7C i-1 B i A iS i C i& &12.问图示电路的计数长度N 是多少?能自启动吗?画出状态转换图。
一、填空题:1.在计算机内部,只处理二进制数;二制数的数码为1 、0两个;写出从(000)2依次加1的所有3位二进制数:000、001、010、011、100、101、110、111 。
2.13=(1101)2;(5A)16=(1011010)2;(10001100)2=(8C)16。
完成二进制加法(1011)2+1=(1100)23.写出下列公式:= 1 ;= B ;= A+B ;=BA 。
4.含用触发器的数字电路属于时序逻辑电路(组合逻辑电路、时序逻辑电路)。
TTL、CMOS电路中,工作电压为5V的是TTL ;要特别注意防静电的是CMOS 。
5.要对256个存贮单元进行编址,则所需的地址线是8 条。
6.输出端一定连接上拉电阻的是OC 门;三态门的输出状态有1 、0 、高阻态三种状态。
7.施密特触发器有 2 个稳定状态.,多谐振荡器有0 个稳定状态。
8.下图是由触发器构成的时序逻辑电路。
试问此电路的功能是移位寄存器,是同步时序电路(填同步还是异步),当R D=1时,Q0Q1Q2Q3= 0000 ,当R D=0,D I=1,当第二个CP脉冲到来后,Q0Q1Q2Q3= 0100 。
(图一)1.和二进制数(111100111.001)等值的十六进制数是( B )A.(747.2)16B.(1E7.2)16C.(3D7.1)16D.(F31.2)16R CP2.和逻辑式BACBAC++相等的式子是( A )A.AC+B B. BC C.B D.BCA+3.32位输入的二进制编码器,其输出端有( D )位。
A. 256B. 128C. 4D. 54.n位触发器构成的扭环形计数器,其无关状态数为个( B ) A.2n-n B.2n-2n C.2n D.2n-15.4个边沿JK触发器,可以存储( A )位二进制数A.4 B.8 C.166.三极管作为开关时工作区域是( D )A.饱和区+放大区B.击穿区+截止区C.放大区+击穿区D.饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器( C )A.基本RS触发器B.同步RS触发器C.主从结构触发器8.施密特触发器常用于对脉冲波形的( C )A.定时B.计数C.整形1.八进制数 (34.2 )8的等值二进制数为11100.01 ;十进制数 98 的8421BCD 码为10011000 。
第1章逻辑代数基础一、选择题(多选题)1.以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C. 余三码D. 格雷码2.一位十六进制数可以用位二进制数来表示。
A. 1B. 2C. 4D. 163.十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101014.与十进制数(53.5)10等值的数或代码为。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)85.与八进制数(47.3)8等值的数为:A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)26.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码7.与模拟电路相比,数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强8. 逻辑变量的取值1和0可以表示:。
A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无9.求一个逻辑函数F的对偶式,可将F中的。
A .“·”换成“+”,“+”换成“·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中“0”换成“1”,“1”换成“0”E.常数不变10. A+BC= 。
A .A+B B.A+C C.(A+B)(A+C) D.B+C11.在何种输入情况下,“与非”运算的结果是逻辑0。
A.全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是112.在何种输入情况下,“或非”运算的结果是逻辑0。
A.全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为113.以下表达式中符合逻辑运算法则的是。
A.C·C=C2B.1+1=10C.0<1D.A+1=114. 当逻辑函数有n个变量时,共有个变量取值组合?A. nB. 2nC. n2D. 2n15. 逻辑函数的表示方法中具有唯一性的是。
数字电路复习题(注意:以下题目是作为练习和考试题型而设,不是考题,大家必须融会贯通,举一反三。
) 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。
2、数字电路的基本单元电路是 门电路 和 触发器 。
3、数字电路的分析工具是 逻辑代数(布尔代数) 。
4、(50.375) 10 = (110010.011) 2 = (32.6) 165、3F4H = (0001000000010010 )8421BCD6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。
7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。
8、正逻辑的与门等效于负逻辑的 或门 。
9、表示逻辑函数的 4 种方法是真值表 、 表达式、 卡诺图 、 逻辑电路图 。
其中形式惟一的是 真值表 。
10、对于变量的一组取值,全体最小项之和为 1 。
11、对于任意一个最小项,只有一组变量的取值使其值为 1 ,而在变量取其他各组值时这个最小项的取值都是 0 。
12、对于变量的任一组取值,任意两个最小项之积为 0。
13、与最小项 ABC 相邻的最小项有 ABC 、 ABC 、 ABC 。
14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定,而与先前的状态没有关系(或输出与输入之间没有反馈延迟通路;电路中不含记忆元件) 。
15、按电路的功能分,触发器可以分为 RS 、 JK 、 D 、 T 、 T’。
16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。
17、描述时序电路逻辑功能的方法有逻辑方程组(含 驱动方程 、 输出方程 、状态方程 )、 状态图 、 状态表 、 时序图 。
18、(251) 10 =(11111011) 2 =(FB ) 16 19、全体最小项之和为 1 。
20、按照使用功能来分,半导体存储器可分为RAM 和ROM 。
21、RAM 可分为动态RAM 和静态RAM 。
数电复习题及答案一、多选择题1.以下代码中为无权码的为 。
CDA. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2.以下代码中为恒权码的为 。
AB码 B. 5421BCD 码 C. 余三码 D. 格雷码3.十进制数25用8421BCD 码表示为 。
B101 0101 C.1001014. 以下表达式中符合逻辑运算法则的是 。
D·C=C2 +1=10 C.0<1 +1=15. 逻辑函数的表示方法中具有唯一性的是 。
ADA .真值表 B.表达式 C.逻辑图 D.卡诺图=A B +BD +CDE +A D = 。
AC A.D B A + B.D B A )(+ C.))((D B D A ++ D.))((D B D A ++7.逻辑函数F= ()A A B ⊕⊕ = 。
AC.B A ⊕D. B A ⊕8. 三态门输出高阻状态时, 是正确的说法。
ABA.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动9. 以下电路中可以实现“线与”功能的有 。
CDA.与非门B.三态输出门C.集电极开路门D.漏极开路门10.以下电路中常用于总线应用的有 。
A门 门 C. 漏极开路门 与非门11.对于T 触发器,若原态Q n =0,欲使新态Q n+1=1,应使输入T= 。
BD .1 C D. Q12.对于T 触发器,若原态Q n =1,欲使新态Q n+1=1,应使输入T= 。
AD .1 C D. Q13.对于D 触发器,欲使Q n+1=Q n ,应使输入D= 。
C .1 C D. Q14.对于JK 触发器,若J=K ,则可完成 触发器的逻辑功能。
Cˊ15.下列各函数等式中无冒险现象的函数式有 。
D A.B A AC C B F ++= B.B A BC C A F ++= C.B A B A BC C A F +++= D.C A B A BC B A AC C B F +++++= E.B A B A AC C B F +++=16.函数C B AB C A F ++=,当变量的取值为 时,将出现冒险现象。
《数字电子技术》复习题参考答案一、选择题1. 在数字电路中,用“1”表示高电平,用“0”表示低电平,称为( C );(A)译码(B)编码(C)正逻辑(D)负逻辑2. AB(A+BC)化成最简式是(D)A、 AB、 BC、 A+BD、 AB3、以下说法正确的是:(A)A、将OC门输出端连在一起,再通过一个电阻接外电源,可以实现线与逻辑关系。
B、三态门的输出端可以连在一起,但不能构成数据总线。
C、将OC门输出端直接连在一起,可以实现线与逻辑关系。
D、三态门的输出端连在一起,再通过一个电阻接外电源,构成数据总线。
4、全加器有3个输入端A B C,其中C为低位进位,输出端有S和CO,S表示本位和,CO 表示向高位进位,如果输入A=1 B=1 C=1 则S和CO 各等于 ( C )A S=0 CO=1B S=1 CO=0C S=1 CO=1D S=0 CO=05、数据选择器输入端D0D1D2D3,控制端 A1A若A1A=10,则哪个输入端的数据可以输出( C )A D0B D1C D2D D36、T'触发器的特性方程是( A )A Q n+1 =nQ B Q n+1=1 C Q n+1=0 D Q n+1= T'7、有一组代码需要暂时存放,应该选用(B)A、计数器B、寄存器C、译码器D、全加器8、有关单稳态触发器的说法错误的是:( D )A、它有一个稳态和一个暂稳态B、在外来触发脉冲作用下,能从稳态翻转到暂稳态C、暂稳态维持一段时间后,将自动返回稳态。
D、它有两个稳定状态9、触发器复位端R和置位端S的关系正确的是(B)A、两者同时有效B、不可能两者同时有效C、复位就是置位D、难以判断10、十进制数63的8421BCD码是( C )(A)10000000 (B)00111111(C)01100011 (D)0101001111、十进制数256的8421BCD码是(D)(A )10000000 (B )011001000110 (C )01111111 (D )00100101011012. 逻辑函数C A AB Y +=的最简与非—与非式为( D ) (A )C A AB (B )AC AB (C )AC B A (D )C A AB 13、已知函数()Y A BC DE =+,其反演式为( B ) (A )E D BC A Y )(+= (B ) E D C B A Y +++=)( (C )E D ABC Y ++= (D )E D C B A Y +++=)(14、 在下图所示 6个电路中,能实现CD AB Y +=的电路是( D 、E ) (A ) (B ) (C ) (D )15、以下不属于CMOS 集成芯片的是( C )(A ) C663 (B )CC4043 (C )74LS47 (D )74HC152 16、以下说法错误的是( B ) (A ) 寄存器属于时序逻辑电路; (B ) 读/写存储器简称为ROM ;(C ) 基本寄存器只能采用并入并出的数据传送方式; (D ) 移位寄存器的存储单元只能用边沿触发器构成.17、欲将频率为f 的正弦波转换成为同频率的矩形脉冲,应选用( C )(A )多谐振荡器 (B )T ’型触发器 (C )施密特触发器 (D )单稳态触发器 18、存储容量为81024⨯位的RAM ,需要的地址码的位数为( B ) (A )3 (B )10 (C )13 (D )8019、以下可以用来构成计数器的是( D )【注:本题最好改成“不能构成同步触发器的是( A )】(A )基本RS 触发器 (B )主从RS 触发器 (C )同步D 锁存器 (D )边沿JK 触发器20、如图1-10所示组合电路中,Y=( B )(A )B A AB +(B )B A B A +(C )AB(D )B A 图1-10二、填空题1. =2)11000011(___195_____10 (10110101)2 = (181)10=10)222( 11011110 2 (129)10 = (10000001)2(11001)2= ( )10 (254)10=( )8421BCD 2. 在数字电路中,用“0”表示高电平,用“1”表示低电平,则称为__负__逻辑; 3. 逻辑函数的表示方法包括:真值表、卡诺图、逻辑表达式、逻辑图和__波形图__; 4. 时序逻辑电路的基本组成单元是____触发器_____; 5. 已知函数()Y A BC DE =+,其反演式E D C B A Y +++=)(; 6. T '触发器的特性方程为:n n Q Q =+1;7. 如左下图所示的TTL 电路,其输出信号Y=AB ;8. 如右上图所示电路中,若A=0、B=1,则Q= 1__;9. 用555定时器构成的单稳态触发器中,Ω=600R ,F C μ01.0=,则W t =S μ6.6; 10. 用555定时器构成的多谐振荡器中,Ω==k R R 121,F C μ1=,则输出电压的占空比q=_2/3_;11. 逻辑函数C A AB Y +=的最简与非—与非式为C A AB ; 12. 化简=+++=D C B A C B A Y A+B+C+D__; 13. T 触发器的特性方程为:n n Q T Q ⊕=+1;AY14. 逻辑函数的卡诺图如右下图所示,它的最简与或式是D B C B D A ++;15.用555定时器构成的施密特触发器,作阈值探测器,要求能将输入信号中幅值大于5V 的脉冲信号都检测出来,则电源电压CC V 应为__7.5__V ;16.用555定时器构成的多谐振荡器中,Ω==k R R 121,F C μ1=,则输出电压的频率f = 0.44 KHZ ;17.、同或门的表达式是 ( Y=A ⊙B=AB B A + ) 18、正的“或非”门也就是负( 与非 )门19、通常所说的三态门,是指哪3种状态?( 0 态、1态、高阻态 )20、在TTL 三态门、OC 门、与非门、异或门和或非门电路中,能实现“线与”逻辑功能的门为( OC 门 ),能实现总线连接的门为( 三态门 )21、一个二进制编码器若需要对12个输入信号进行编码,则需要采用( 4 )位二进制代码。
《数字电子技术基础》复习题一.选择填空题(以下每小题后均给出了几个可供选择的答案,请选择其中一个最合适的答案填入空格中)1.处理 b 的电子电路是数字电路。
(a)交流电压信号(b)时间和幅值上离散的信号(c)时间和幅值上连续变化的信号(d)无法确定2.用不同数制的数字来表示2004,位数最少的是 d 。
(a)二进制(b)八进制(c)十进制(d)十六进制3.最常用的BCD码是 b 。
(a)5421码(b)8421码(c)余3码(d)循环码4.格雷码的优点是 c 。
(a)代码短(b)记忆方便(c)两组相邻代码之间只有一位不同(d)同时具备以上三者5.两个开关控制一盏灯,只有两个开关都闭合时灯才不亮,则该电路的逻辑关系是 a 。
(a)与非(b)或非(c)同或(d)异或6.已知F=ABC+CD,选出下列可以肯定使F=0的取值 d(a)ABC=011 (b)BC=11 (c)CD=10 (d)BCD=1117.2004个1连续异或的结果是 a 。
(a)0 (b)1 (c)不唯一(d)逻辑概念错误二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)1.5的5421BCD码是0101 这个是8421码的。
2.逻辑表达式中,异或的符号是⊕,同或的符号是⊙。
3.逻辑函数常用的表示方法有真值表、逻辑函数式、逻辑图和卡诺图。
4.用代数法化简逻辑函数需要一定的经验和技巧,不容易确定化简结果是否是最简。
5.用卡诺图化简逻辑函数,化简结果一般是最简与-或式。
一.选择填空题(以下每小题后均给出了几个可供选择的答案,请选择其中一个最合适的答案填入空格中)1.实体(ENTITY)描述一个设计单元的 C D 的信息。
(a)行为、元件及连接关系(b)元件、子程序、公用数据类型(c)名称和端口的引脚等(d)可编译的设计单元2.结构体(ARCHITECTURE)用于描述设计单元的 A D 。
(a)行为、元件及连接关系(b)元件、子程序、公用数据类型(c)名称和端口的引脚等(d)可编译的设计单元3.在VHDL语言中,ARCHITECTURE中的语句都是 B 执行的语句。
(a)顺序(b)并行(c)即可顺序也可并行(d)无法确定4.在VHDL程序设计中,下面4个部分, C 不是可编译的源设计单元。
(a)ARCHITECTURE (b)ENTITY (c)PROCESS (d)PACKAGE5.在VHDL程序中,以下4个部分,BC 可以有顺序执行语句。
(a)结构体(ARCHITECTURE)(b)进程(PROCESS)中的关键词BEGIN前(c)进程(PROCESS)中的关键词BEGIN后(d)程序包(PACKAGE)6.结构体中的变量应在VHDL程序中 D 部分给予说明。
(a)结构体对应的实体的端口表中(b)结构体中关键词BEGIN 前(c)结构体中关键词BEGIN后(d)程序包(PACKAGE)7.VHDL中的各种逻辑运算中,运算符 D 的优先级别最高。
(a)AND (b)OR (c)XOR (d)NOT8.在VHDL语言中,不同类型的数据是 D 的。
(a)可以进行运算和直接代入(b)不能进行运算和直接代入(c)不能进行运算但可以直接代入(d)可以进行运算但不能直接代入9.在VHDL语言中,信号赋值语句使用的代入符是 C 。
(a)= (b):= (c)<= (d)==10.在VHDL语言中,变量的赋值符是 B 。
(a)= (b):= (c)<= (d)==二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)1.两种复合数据类型是记录和集合。
2.进程启动、触发的条件是敏感信号发生变化。
3.进程的语句是顺序执行的。
4.要使用VHDL的程序包时,要用use 语句说明。
5.能与逻辑电路图中的器件一一对应的VHDL描述方式是结构化描述。
1.简述VHDL语言的主要优点。
答:VHDL语言的主要优点是:(1)覆盖面广,描述能力强,是一个多层次的硬件描述语言;(2)可读性好,既能够被计算机接受,也容易被人理解;(3)生命期长,它的硬件描述与工艺技术无关,不会因工艺变化而过时;(4)支持大规模设计的分解和已有设计再利用,有利于由多人或多项目组来共同完成一个大规模设计;(5)已成为IEEE 承认的一个工业标准,成为一种通用的硬件描述语言。
2.判断如下VHDL的操作是否正确,如不正确,请改正。
字符a和b 的数据类型是BIT,c是INTEGER,执行c<=a+b。
答:操作不正确,应把a和b的数据类型改为INTEGER。
3.一个VHDL模块是否必须有一个实体和一个结构体?是否可以有多个实体和结构体?简述它们的作用。
答:一个VHDL模块必须有一个实体,可以有一个或多个结构体。
实体描述一个设计单元的外部接口以及连接信号的类型和方向;结构体描述设计单元内部的行为,元件及连接关系,结构体定义出了实体的功能。
一.选择填空题(以下每小题后均给出了几个可供选择的答案,请选择其中一个最合适的答案填入空格中)1.标准TTL门开门电平U on之值为D。
(a)0.3V (b)0.7V (c)1.4V (d)2V2.TTL与非门输出高电平的参数规范值是 C 。
(a)U oh≥1.4V (b)U oh≥2.4V (c)U oh≥3.3V (d)U oh=3.6V 3.TTL与非门输出低电平的参数规范值是 C 。
(a)U ol≤0.3V(b)U ol≥0.3V (c)U ol≤0.4V (d)U ol=0.8V 4.TTL与非门阈值电压U T的典型值是 B 。
(a)0.4V (b)1.4V (c)2V (d)2.4V5.TTL与非门输入短路电流I IS的参数规范值是C。
(a)20μA (b)40μA (c)1.6mA (d)16mA6.TTL与非门高电平输入电流I IH的参数规范值是 B 。
(a)20μA (b)40μA (c)1.6mA (d)16mA7.TTL与非门低电平输出电流I OL的参数规范值是 D 。
(a)20μA (b)40μA (c)1.6mA (d)16mA8.TTL与非门高电平输出电流I OH的参数规范值是B 。
(a)200μA (b)400μA (c)800μA (d)1000μA9.某集成电路封装内集成有4个与非门,它们输出全为高电平时,测得5V电源端的电流为8mA,输出全为0时,测得5V电源端的电流为16mA,该TTL与非门的功耗为 C mW。
(a)30 (b)20 (c)15 (d)1010.TTL电路中,B 能实现“线与”逻辑。
(a)异或门(b)OC门(c)TS门(d)与或非门二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)1.二极管最重要的特性是单向导电。
2.逻辑电路中,电平接近于零时称为低电平,电平接近V cc时称为高电平。
3.数字电路中,三极管工作于开关状态。
4.三极管进入饱和后,若继续增加I B,集电极电流I C减小。
5.在三极管c、b极间并接肖特基二极管,可提高三极管开关速度。
试分析TTL非门输入端接法如下时,相当于接什么电平?(1)(a)接地;(b)接低于0.8V的电压;(c)接另一TTL电路的输出低平(0.3V)。
(2)(a)悬空;(b)接高于2V的电压;(c)接另一TTL电路的输出高电平(3.6V)。
解:((1)(a)、(b)、(c)中的输入均小于TTL门的关门电平U off (UI ILmax=0.8V),因此,相当于接低电平。
(2)(a)输入端悬空,相当于入端对地接无穷大电阻,它远大于开门电阻R ON,TTL门输入悬空,相当于接高电平;(b)、(c)中的输入电压大于或等于TTL门的开门电平U on(U IHmin=2V),因此,相当于接高电平。
设计一个发光二极管(LED)驱动电路,设LED的参数为U F=2.2V,I D=10mA;若V cc=5V,且当LED发亮时,电路的输出为低电平,选择集成门电路的型号,并画出电路图。
解:根据题意,可画电路图(1)决定限流电阻R之值(取U OL=0.4V)R=D OLF CCI UUV--=104.02.25--×103Ω=240Ω(2)选用门电路的型号:由于电路输出为低电平时LED发光,要求所选门电路的I OLmax≥I D=10mA,可选74系列TTL门7404非门。
一.选择填空题(以下每小题后均给出了几个可供选择的答案,请选择其中一个最合适的答案填入空格中)1.10-4线优先编码器允许同时输入 D 路编码信号。
(a)1 (b)9 (c)10 (d)多2.74LS138有 B 个译码输入端和 C 个译码输出端。
(a)1 (b)3 (c)8 (d)无法确定3.利用2个74LS138和1个非门,可以扩展得到1个 C 线译码器。
(a)2-4 (b)3-8 (c)4-16 (d)无法确定4.用原码输出的译码器实现多输出逻辑函数,需要增加若干个B 。
(a)非门(b)与非门(c)或门(d)或非门5.七段译码器74LS138的输入是4位 D ,输出是 C 。
(a)二进制码(b)七段码(c)七段反码(d)BCD码6.多路数据选择器MUX的输入信号可以是 D 。
(a)数字信号(b)模拟信号(c)数模混合信号(d)数字和模拟信号7.与4位串行进位加法器比较,使用超前进位全加器的目的是 C 。
(a)完成自动加法进位(b)完成4位加法(c)提高运算速度(d)完成4位串行加法8.功能块电路内部一般是由 C 组成。
(a)单片MSI (b)多片MSI (c)各种门电路(d)无法确定9.某逻辑电路由一个功能块电路组成,整体电路的逻辑功能与这个功能块原来的逻辑功能 D 。
(a)一定相同(b)一定不同(c)不一定相同(d)无法确定二、填空题(请在空格中填上合适的词语,将题中的论述补充完整)1.所谓组合逻辑电路是指:在任何时刻,逻辑电路的输出状态只取决于电路各输入信号的组合,而与电路原有状态无关。
2.在分析门级组合电路时,一般需要先从卡诺图写出逻辑函数式。
3.在设计门级组合电路时,一般需要根据设计要求列出布尔表达式,再写出逻辑函数式。
4.要扩展得到1个6-64线译码器,需要9 个74LS138。
5.基本译码电路除了完成译码功能外,还能实现逻辑函数发生和DMUX逻辑函数发生和DMUX功能。
试用译码器设计1位二进制数全减运算电路。
解:本题的目的是练习用译码器实现多输出逻辑电路。
(1)规定逻辑变量设输入逻辑变量A i为被减数、B i为减数、C i-1为低位的借位,输出逻辑函数S i为差、C i为本级的借位输出信号。
根据设计要求写出逻辑真值表。
(2)设计电路由于本设计有Ai、B i和C i-1共3个输入量,故选用3-8线译码器实现电器最为简便。
首先将输出逻辑表达式写为最小项和的形式S i=∑m(1,2,4,7)C i=∑m(1,2,3,7)选用3-8线译码器74LS138和双4输入与非门74LS20实现的逻辑电路设计见图,将Ai、B i、C i-1接译码器的输入A2A1A0,74LS138的输出为低电平有效,故在输出端接与非门。