时序逻辑电路-数字电子技术

Q1n Q0n
ห้องสมุดไป่ตู้
J0 Q2n
输出仅与电路现态有关， 为穆尔型时序电路。
K2 Q1n K1 Q0n K0 Q2n
2 求状态方程
JK触发器的特性方程：
J2 J1
Q1n Q0n
J0 Q2n
Qn1JQnKQn
K2 Q1n K1 Q0n K0 Q2n
将各触发器的驱动方程代入，即得电路的状态方程：
4 画状态图、时序图
排列顺序：
Q2nQ1nQ0n /Y
000→ /0001/→ 0 011
/1↑ ↓/0
100←110←111 /0 /0
/0
010
101
/1
(a) 有效循环
(b) 无效循环
状态图
CP
时 Q0 序 Q1 图
Q2
Y
5
有效循环的6个状态分别是0～5这6个十进制数字的格
雷码，并且在时钟脉冲CP的作用下，这6个状态是按
i1,2, ,m j1,2, ,r k1,2, ,t
状态方程
激励方程
3、时序电路的分类
（1） 根据时钟分类
同步时序电路 中，各个触发器的时钟脉冲相同，即电路中有
一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改 变一次。
异步时序电路 中，各个触发器的时钟脉冲不同，即电路中没
有统一的时钟脉冲来控制电路状态的变化，电路状态改变时， 电路中要更新状态的触发器的翻转有先有后，是异步进行的。
Q
n 1
Q Q
nn 11 22
nn 11 11
10 10
Q
nn 11 00
10
10
Y 0 10 10
现态
Q
n 2
Q
n 1
Q
n 0
000
001
010
011
100
101
110
111
次态
Q
n 1 2
Q
n 1
1
Q
n 1 0
001
011
101
111
000
010
100
110
输出
Y
0 0 0 0 1 1 0 0
写
输出方程：YXQ1nXQ1n
输出与输入有关， 为米利型时序电路。
方
程 式
驱动方程： T1 X Q0n T0 1
2 求状态方程
T触发器的特性方程：
Qn1TQn
将各触发器的驱动方程代入，即得电路的状态方程：
Q Q10n n 1 T0T1 Q Q 0n1n 1 XQ 0nQ 0nQ 0nQ1n
7.3 计数器
7.4 寄存器和移位寄存器
*7.5 同步时序逻辑电路的设计
*7.6 数字系统一般故障的检查和排除
返回主目录
退出
输 入 X1 Xp
7.1 概述
1、时序电路的特点
…
…
Y1 输 出
组合电路
Ym
Q1 Qt …
存储电路
W1 … Wr
时序电路在任何时刻的稳定输出，不仅与该时刻的 输入信号有关，而且还与电路原来的状态有关。
Q Q12nn 11 JJ12Q Q12nnK K12Q Q1n2nQ Q0n1nQ Q1n2nQ Q0n1nQ Q1n2nQ Q0n1n Q0n1J0Q0n K0Q0n Q2nQ0n Q2nQ0n Q2n
3 计算、列状态表
Q Q
n 2
n 1
1 1
Q
n 1
Q
n 0
Q
n 1 0
Q
n 2
Y
Q
n 2
3 计算、列状态表
Q1n1 X Q1n Q0n Q0n1 Q0n Y X Q1n
输出方程
5 状态图、 状态表或 时序图
状态方程
3 4
计算
二、分析举例：
例
FF0
FF1
1J
Q0 1J
Q1
FF2 1J
&Y Q2
C1
C1
C1
1K
1K
1K
Q0
Q1
Q2
CP
1 时钟方程： C2P C1P C0P CP同钟步方时程序可电省路去的不时写。
写 输出方程： YQ1nQ2n
方 程 式
驱动方程：
J2 J1
电 递增规律变化的，即：
路
000→001→011→111→110→100→000→…
功 能
所以这是一个用格雷码表示的六进制同步加法计数器。 当对第6个脉冲计数时，计数器又重新从000开始计数， 并产生输出Y＝1。
X
FF0
FF1
&
Y
例 “1” 1T
Q0 =1 1T
Q1
C1
C1
CP
Q0
Q1
1 同步时序电路，时钟方程省去。
一句话说得合宜， 就如金苹果在银网子里。
箴言25:11
上次课主要内容
同步RS触发器 同步D触发器 同步JK触发器 边沿触发器 触发器之间的相互转换
1、在应用触发器时，要特别注意触发 形式，否则很容易造成整个数字系 统工作不正常。
2、边沿触发抗干扰能力强，且不存在 空翻，应用较广泛。
集成D触发器
2、时序电路逻辑功能的表示方法
时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态 图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相 同的，可以互相转换。
逻辑表达式有：
输出方程
W Yji G Fij((X X 11 ,,X X22,, ,,X Xpp;;Q Q 1n 1n,,Q Q 2 n2 n,, ,,Q Q q nq n)) Qkn1Hk(W 1,W 2, ,W r;Q 1n,Q2 n, ,Qq n)
74LS74为双上升沿D触发器
CP为时钟输入端; D为数据输入端;
Q， Q 为互补输出端; R D 为直接复位端, 低电平有效; S D 为直接置位端， 低电平有效; R D 和 S D 用来设置初始状态。
74LS74管脚排列图
VC C 2RD 2D 2C P 2SD 2Q 2Q
14
8
74L S7 4
1
7
1RD 1D 1C P 1SD 1Q 1Q GND
CMOS触发器
CMOS触发器与TTL触发器一样，种类
繁多。常用的集成触发器有74HC74（D触 发器）和CC4027（JK触发）。 用时注意CMOS触发器电源电压为3~18V。
VD D 2Q 2Q 2CP 2RD 2K 2J 2SD
*（2）根据输出分类
米利型时序电路 的输出不仅与现态有关，而且还决定于电路
当前的输入。
穆尔型时序电路 的其输出仅决定于电路的现态，与电路当前
的输入无关；或者根本就不存在独立设置的输出，而以电路 的状态直接作为输出。
7.2.1 同步时序逻辑电路的分析方法
一、基本分析步骤：
1
电路图
判断电路 逻辑功能
时钟方程、 2 驱动方程和
16
9
CC40 27
1
8
1Q 1Q 1CP 1RD 1K 1J 1SD VSS
CMOS触发器管脚排列图
CC4027的功能表
输
入
输出
RD
SD CP J
KQ Q
1
0
×
×
0
1
0
1
×
×
1
0
1
1
×
×
1
1
0
0
10
0 Qn
Qn
0
0
10
10
1
0
0
11
01
0
0
0
11
1 Qn
Qn
第7章 时序逻辑电路
7.1 概述
7.2 时序逻辑电路的分析的方法