状态机讲义

VHDL的结构非常适合编写状态机，而且编写方式不唯一，电路的集成也会随着编写的方式而改变。

状态机的设计主要用到case when 和if else 两种语句。

Case when 用来指定并行的行为，而if then else 用来设计优先度的编码逻辑。

分析状态机有如下特点：1.对于状态的描述一般先声明一个枚举数据类型，语句如下：Type state_type is(idle,tap1,tap2,tap3,tap4)；2.对于存储当前状态的对象一般用是一个信号，即：Signal state: state_type;3.对于状态机的下一个状态的判断一般是通过对时钟上升沿判断的if then else 语句内嵌case when 语句4.对于状态机的输出则可以用一个条件或者选择信号声明语句，或者再用一个case语句来实现信号输出。

状态机分为三大类型：1．Moore状态机：次态=f(现状)，输出=f(现状)，即输出信号是直接由状态寄存器译码得到2．Mealy状态机：次态=f(现状，输入)，输出=f(现状，输入)，即以现时的输入信号结合即将变成次态的现状编码成信号输出。

3．混合型状态机我们用一个序列信号发生器的实例来做练习。

（状态机将在以后的很多实例中加以运用，请掌握其编写方法）序列信号就是一些串行的周期性信号，这些信号在每个循环周期内1和0数码按一定的规则顺序排列。

下面所讲解的序列发生器能够按规定输出8位’0’，’1’序列。

代码如下：逐行解释：10：清零复位信号，高电平复位清零。

12：序列信号输出。

因为是8位的端口，但序列信号是串行的，所以相当于有8路的序列信号，任取一位端口就是一个序列信号输出。

17：用type声明一种枚举类型。

共8中状态，每个状态都对应唯一的一种输出，至于在什么状态输出什么信号则由程序决定。

18：定义一个state类型信号量，其初始的状态为s0。

19-26：用constant定义一些常量，这些常量将作为在不同状态时的输出信号。

Digital System Design12011/6/21Computer Faculty of Guangdong University of Technology大部分数字系统都可以划分为控制单元和数据单元（存储单元）两个组成部分，通常，控制单元的主体是一个状态机，它接收外部信号以及数据单元产生的状态信息，产生控制信号序列。

Digital System Design22011/6/21Computer Faculty of Guangdong University of Technology有限状态机特别适合描述那些发生有先后顺序或者有逻辑规律的事情（其实这就是状态机的本质）。

状态机的本质就是对具有逻辑顺序或时序规律事件的一种描述方法，即“逻辑顺序”和“时序规律”就是状态机所要描述的核心和强项，换言之，所有具有逻辑顺序和时序规律的事情都适合用状态机来描述。

Digital System Design32011/6/21Computer Faculty of Guangdong University of Technology1、基本概念有限状态机（Finite State Machine ，FSM ）是表示实现有限个离散状态及其状态之间的转移等行为动作的数学模型。

（关注Matlab 的Stateflow ）（1）状态：也叫状态变量。

在逻辑设计中，使用状态划分逻辑顺序和时序规律。

状态名称、状态编码、进入/退出操作、内部转移、子状态、延迟事件Digital System Design42011/6/21Computer Faculty of Guangdong University of Technology（2）转移：指两个状态之间的关系，表示当发生指定事件且满足指定条件时，第一个状态中的对象将执行某些操作并进入第二个状态，即“触发”了转移。

将触发转移之前的状态定义为“源”状态（初始状态），而触发转移之后的状态定义为“目标”状态（次态）。

数字起航—状态机零基础电子设计系列课程主讲人：范秋华国家级电工电子实验教学中心（青岛大学）数字启航国家级电工电子实验教学中心4.5.1 状态机（上）⏹引子⏹状态机的概念⏹状态机的要素⏹状态转换图数字启航•引子国家级电工电子实验教学中心编程序，怎么编？画流程图？顺序流程：遵循事先设定的逻辑，从头到尾地执行事件驱动：程序由外部发生的事件来驱动的，程序实际流程是根据人的操作而变化的。

运行到什么地方，不是顺序的，也不是事先设定好的，完全取决于外部的实时操作，而外部的输入比如切水果游戏中有多个位置切，无法由应用程序或程序员来控制，根本不可能画出流程图。

事件驱动的应用程序需用状态机的概念实现。

什么是状态？什么是状态机？游戏的本质也是一个状态机，它接收来自游戏者的信息，改变自身状态，通过画面或声音把新的状态告诉游戏者，游戏者又根据这些画面输入新的信息，如此往复，就成了游戏。

状态就是参数，能够实现状态不断变化的东西叫做状态机。

状态机的本质就是程序。

国家级电工电子实验教学中心数字启航•状态机的概念编程控制接口器件，如液晶显示器、串行接口、显示器等，须要用状态机的概念才能实现。

国家级电工电子实验教学中心数字启航状态机编程快速简单，易于调试，性能高，与人类思维相似从而便于梳理，灵活且容易修改。

数字启航•状态机的基本要素国家级电工电子实验教学中心状态机的基本要素状态机的编程思想：可以在任何给定时间根据输入进行操作，使得系统从一个状态转换到另一个状态，或者是使一个输出或者一种行为发生，一个有限状态机在任何瞬间只能处于一种状态。

即可以用这样的语句表示当系统处于某状态（S1）时，如果发生了什么事情（E），就执行某功能（F1），然后系统变成新状态（S2）描述；如果没发生事情（E），就执行另外功能（F2），系统保持原状态（S1）描述.现态次态当前所处的状态条件又称为“事件”。

当一个条件被满足，将会触发一个动作，或者执行一次状态的迁移。

第五讲状态机设计及其指导原则1/ 38第五讲状态机设计及其指导原则1/ 38制作人：梁瑞宇单位：河海大学制作人：梁瑞宇单位：河海大学第五讲状态机设计及其指导原则1 状态机是一种设计思想方法2状态机结构3状态机设计的其他技巧4状态机设计步骤第五讲状态机设计及其指导原则2/ 38第五讲状态机设计及其指导原则2/ 38制作人：梁瑞宇单位：河海大学制作人：梁瑞宇单位：河海大学z 状态机是一种设计思想方法第五讲状态机设计及其指导原则3/ 38第五讲状态机设计及其指导原则3/ 38制作人：梁瑞宇单位：河海大学制作人：梁瑞宇单位：河海大学原语描述module noconditional (clk,nrst,state,event);input clk,nrst input state;output event;reg event;reg [2:0] CS; //CurrentState reg[2:0] NS; //NextStateparameter [2:0] //one hot with zero idleidle = 3’b000,dorm = 3'b001,diningroom = 3'b010,classroom = 3'b100;第五讲状态机设计及其指导原则4/ 38第五讲状态机设计及其指导原则4/ 38制作人：梁瑞宇单位：河海大学制作人：梁瑞宇单位：河海大学//sequential state transitionalways @ (posedge clk or negedge nrst)if (!nrst) CS <= idle; else CS <= NS; //combinational condition judgment always @ (nrst or CS)begincase (CS)idle:idle_task;NS = dorm;dorm:dorm_task;NS = diningroom;diningroom:diningroom_task;NS = classroom;classroom:classroom_task;NS = dorm;default:idle_task;NS = dorm;endcase end endmodule第五讲状态机设计及其指导原则5/ 38第五讲状态机设计及其指导原则5/ 38制作人：梁瑞宇单位：河海大学制作人：梁瑞宇单位：河海大学第五讲状态机设计及其指导原则6/ 38第五讲状态机设计及其指导原则6/ 38制作人：梁瑞宇单位：河海大学制作人：梁瑞宇单位：河海大学 状态机的本质--对具有逻辑顺序或时序规律事件的一种描述方法 状态机的两个应用思路：-从状态变量入手-明确电路的输出的关系第五讲状态机设计及其指导原则7/ 38第五讲状态机设计及其指导原则7/ 38制作人：梁瑞宇单位：河海大学制作人：梁瑞宇单位：河海大学对于逻辑电路而言，小到一个简单的时序逻辑，大到复杂的微处理器，都适合用状态机方法进行描述。

有限状态机设计●有限状态机的概念是一种由状态寄存器和组合逻辑电路按照一定方式组成的、能够根据控制信号按照预先设定的状态进行状态间转移的同步时序逻辑电路模型。

有限状态机模型可用于构建各种同步时序逻辑电路。

●有限状态机的类型及特点根据电路内部组成方式的不同，有三种类型：①MOORE型状态机：状态机的输出信号只是当前状态的函数，与输入信号无关。

输出的变化与当前状态的变化及时钟同步。

②MEALY型状态机：状态机的输出信号是当前状态和输入信号的函数，与输入信号有关。

输出信号的变化不仅随当前状态的改变而改变，而且输入的变化也会立即导致输出信号发生变化。

③带流水线的MEALY型状态机：在MEALY型状态机的输出端加上了一个寄存器,使输出端的信号经寄存后再输出,达到与时钟同步的目的。

输出信号是当前状态和输入信号的函数，且与时钟同步。

三种模型的结构图如下所示：时钟CS NS OLMOORE 型状态机结构图复位MEALY 型状态机结构图时钟复位带流水线的MEALY 型状态机结构图时钟输出寄存器复位有限状态机的功能描述方法状态转换图、状态转换表、流程图例1：一个MOORE 型状态机的状态转换图：时钟和复位信号：reset ，clk输入：in输出：out in=1S0/0S1/1in=1reset=1in=0in=0例2：一个MEALY 型状态机的状态转换图in=1S0S1in=1reset=1in=0in=0in=1/out=1in=0/out=0in=1/out=0in=0/out=1in=0/out=0S0S1in=1/out=0reset=1in=0/out=1in=1/out=1例3：一个带流水线的MEALY 型状态机的状态转换图用硬件描述语言设计有限状态机的步骤：①画状态转换图（表）：确定输入变量、输出变量和状态数，按照命题要求画出状态转换图或状态转换表;②状态化简：合并等价状态;③状态编码：根据状态的个数对状态进行编码;（不需画状态卡诺图及划简状态卡诺图）④用硬件描述语言对状态图（表）进行描述。

状态机原理详解朱有鹏1.什么是状态机状态机理论最初的发展在数字电路设计领域。

状态机特别适合描述那些有发生有先后顺序，或者有逻辑规律的事情。

状态机的本质就是对具有逻辑顺序或时序规律事件的一种描述方法。

状态机通过响应一系列事件而“运行”。

每个事件都在属于“当前”节点的转移函数的控制范围内，其中函数的范围是节点的一个子集。

函数返回“下一个”（也许是同一个）节点。

这些节点中至少有一个必须是终态。

当到达终态，状态机停止。

1.1、有限状态机(1)常说的状态机是有限状态机FSM。

FSM指的是有有限个状态（一般是一个状态变量的值），这个机器同时能够从外部接收信号和信息输入，机器在接收到外部输入的信号后会综合考虑当前自己的状态和用户输入的信息，然后机器做出动作：跳转到另一个状态。

(2)考虑状态机的关键点：当前状态、外部输入、下一个状态以我们熟悉的水的三态变化为例，已知当前状态和输入条件，下一状态是确定的。

两个不同的状态，即使输入条件相同，下一状态一般不会相同。

1.2、两种状态机：Moore型和Mealy型(1)Moore型状态机特点是：输出只与当前状态有关（与输入信号无关），即可以把Moore型有限状态的输出看成是当前状态的函数。

Moore型状态机相对简单，考虑状态机的下一个状态时只需要考虑它的当前状态就行了。

(2)Mealy型状态机的特点是：输出不只和当前状态有关，还与输入信号有关。

状态机接收到一个输入信号需要跳转到下一个状态时，状态机综合考虑2个条件（当前状态、输入值）后才决定跳转到哪个状态。

下面举一个mealy型状态机的例子，学过数字电路的同学可能比较熟悉。

有这样一个序列检测器电路，功能是：检测出串行输入数据（用Sin表示）中的4位二进制序列0101(自左至右输入)，当检测到该序列时，输出Out=1；没有检测到该序列时，输出Out=0(注意考虑序列重叠的可能性，如010101，相当于出现两个0101序列)。