当前位置：文档之家 › 最新数字电路教案-阎石-第七章-时序逻辑电路

最新数字电路教案-阎石-第七章-时序逻辑电路

  • 格式：doc
  • 大小：1015.00 KB
  • 文档页数：13

下载文档原格式

  / 13

合集下载

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】

阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】
1Байду номын сангаас/ 127
圣才电子书 十万种考研考证电子书、题库视频学习平台

存储矩阵中选出指定单元，并把其中数据送到输出缓冲器。 （3）输出缓冲器的作用是提高存储器带负载能力，实现对输出状态的三态控制，便与 系统的总线连接。
图 7-1 ROM 的电路结构框图
2．可编程只读存储器（PROM） PROM 初始时所有存储单元中都存入了 1，可通过将所需内容自行写入 PROM 而得到 要求的 ROM。PROM 的总体结构与掩模 ROM 一样，同样由存储矩阵、地址译码器和输出 电路组成。 PROM 的内容一经写入以后，就不可能修改了，所以它只能写入一次。因此，PROM 仍不能满足研制过程中经常修改存储内容的需要。
3 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台

分组成，如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成，每个存储单元能存储 1 位二值数（1 或 0），既 可以写入 1 或 0，又可以将存储的数据读出； ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码 的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址 译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一 行存储单元中再选 1 位（或几位），使这些被选中的单元经读/写控制电路与输入/输出端接 通，以便对这些单元进行读、写操作；
圣才电子书 十万种考研考证电子书、题库视频学习平台

第 7 章 半导体存储器
7.1 复习笔记
一、概述 半导体存储器是一种能存储大量二值信息（或称为二值数据）的半导体器件。半导体存 储器的种类很多，从存、取功能上可以分为只读存储器（ROM）和随机存储器（RAM）。 只读存储器在正常工作状态下只能从中读取数据，不能快速地随时修改或重新写入数 据。ROM 的优点是电路结构简单，而且在断电以后数据不会丢失。它的缺点是只适用于存 储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM（PROM）和可擦除 的可编程 ROM（EPROM）几种不同类型。 随机存储器与只读存储器的根本区别在于，正常工作状态下就可以随时快速地向存储器 里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同，又将随机存储器分为 静态存储器（SRAM）和动态存储器（DRAM）。

数字电子技术基本教程阎石组合逻辑电路PPT学习教案

数字电子技术基本教程阎石组合逻辑电路PPT学习教案

控制端扩展功能举例：
例： 用两片8-3线优先编 码器
A15
16-4优先编码器
其中，
的优先权最 第15页/共39页
高。。。
第一片为高优先 权。只有(1)无编码 输入时，(20
对A’15~A’8 编码。
低三位输出应是 两片的输出的“或 ”
第16页/共39页
第25页/共39页
第26页/共39页
三、显示译码器
用来驱动各种显示器件，从而将用二进制代码表示的数字、
文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显 示译码器。
1. 七段字符显示器（LED数码管、荧光数码管、
液晶数码管等）
ab cd
a
b
a
c
+VCC
a
a
b
f
b
d
g
e
e
c
d
f
g
c d
f gb
I0不连接（NC）
I0
Y2 I4 I5 I6 I7 Y1 I 2 I3 I6 I7 Y0 I1 I3 I5 I7
第10页/共39页
二、优先编码器
特点：允许同时输入两个以上
的编码信号，但只对其中优先
权最高的一个进行输 编码入 。 输 出
例：8线-3线优先 编码器
I0 I1 XX XX
I2 I3 I4 X XX X XX
I5 I6 I7 Y2 Y1 Y0 XX1 1 1 1 X1 0 1 1 0
X X X XX 1 0 0 1 0 1
（设I7优先权最高 …I0优先权最低）
X X X X1 0 0 0 1 0 0 XXX10 0 0 0 0 1 1
X X1 00 0 0 0 0 1 0

《数字电子技术基础》-阎石编著-数字电路教案

《数字电子技术基础》-阎石编著-数字电路教案

数字电路教案本课程理论课学时数为70,实验24学时。

各章学时分配见下表：第一章逻辑代数基础【本周学时分配】本周5学时。

周二1~2节,周四3～5节。

【教学目的与基本要求】1、掌握二进制数、二-十进制数(主要是8421 BCD码）2、熟练掌握逻辑代数的若干基本公式和常用公式。

3、熟练掌握逻辑函数的几种表达形式.【教学重点与教学难点】本周教学重点：1、绪论：重点讲述数字电路的基本特点、应用状况和课程主要内容。

2、逻辑代数的基本运算：重点讲述各种运算的运算规则、符号和表达式.3、逻辑代数的基本公式和常用公式:重点讲述逻辑代数的基本公式与普通代数公式的区别，常用公式的应用背景.4、逻辑函数的表示方法：重点讲述各种表示方法的特点和相互转换方法。

本周教学难点：反演定理和对偶定理：注意两者之间的区别、应用背景和变换时应注意的问题。

【教学内容与时间安排】一、绪论（约0.5学时）1、电子电路的分类。

2、数字电路的基本特点.3、数字电路的基本应用。

4、本课程的主要内容；5、本课程的学习方法和对学生的基本要求。

二、数制与码制（约1.5学时）（若前置课程已学，可作简单复习0。

5学时）1、几种不同进制（二、八、十、十六进制）。

2、几种不同进制相互转换。

3、码制（BCD码）。

三、逻辑代数1、基本逻辑运算和复合逻辑运算：与、或、非运算是逻辑代数的基本运算；还可以形成其他复合运算，常用的是与非、或非、与或非、异或、同或运算。

（约0。

5学时）2、常用公式(18个）（约0。

5学时）3、基本定理(代入定理、反演定理、对偶定理)（约0。

5学时)4、逻辑函数的概念及表示方法（约0。

5学时）5、逻辑函数各种表示方法间的转换：常用的转换包括：函数式←→真值表；函数式←→逻辑图（约1学时）【教学方法与教学手段】采用课堂讲授的方法,可组织学生讨论逻辑代数公式和普通代数公式的相同和不同之处,讨论逻辑函数各种表示方法的特点和相互转换方法。

【作业】P38 1。

阎石第五版数字电路技术课件

阎石第五版数字电路技术课件

数字电路基础
触发器概述
触发器的分类
触发器的工作原理
触发器的应用
01
02
03
04
触发器是一种具有记忆功能的电路，能够存储二进制信息。
根据工作原理的不同，触发器可以分为RS触发器、D触发器、JK触发器和T触发器等。
触发器通过接收输入信号，根据不同的工作模式，将存储的信息保持或翻转。
触发器广泛应用于数字系统的设计和实现，如寄存器、计数器等。
详细描述
总结词
数字电路技术的发展历程
详细描述
数字电路技术自20世纪40年代诞生以来，经历了从小规模到大规模，再到超大规模集成电路的发展历程。随着半导体工艺的不断进步，数字电路技术的集成度越来越高，性能越来越强大，应用领域也越来越广泛。
总结词
数字电路技术的应用领域
详细描述
数字电路技术广泛应用于计算机、通信、控制、测量仪器、航空航天、军事等领域。在计算机领域，数字电路技术用于构建中央处理器、存储器、输入输出接口等关键部件。在通信领域，数字电路技术用于信号传输、调制解调、信道编码等。在控制领域，数字电路技术用于实现各种控制算法和控制系统。在测量仪器领域，数字电路技术用于提高测量精度和自动化程度。在航空航天和军事领域，数字电路技术用于实现高速数据处理和精确控制系统。
数字电路的分析与设计
根据逻辑函数表达式或真值表，设计实现特定逻辑功能的组合逻辑电路。
组合逻辑电路设计
根据给定的逻辑函数和触发器类型，设计实现特定功能的时序逻辑电路。
时序逻辑电路设计
利用可编程逻辑器件的资源和编程语言，设计实现各种数字电路和系统。
可编程逻辑器件设计
使用硬件描述语言（如Verilog或VHDL）进行数字电路和系统的设计和仿真。

阎石《数字电子技术基础》笔记和课后习题详解-时序逻辑电路【圣才出品】

阎石《数字电子技术基础》笔记和课后习题详解-时序逻辑电路【圣才出品】

第6章时序逻辑电路6.1复习笔记本章系统地讲述了时序逻辑电路的工作原理和分析方法、设计方法。

首先讲述了时序逻辑电路在逻辑功能和电路结构上的特点以及分析时序逻辑电路的具体方法和步骤。

然后介绍了移位寄存器、计数器、顺序脉冲发生器等各类时序逻辑电路的工作原理和使用方法。

最后介绍了时序逻辑电路的竞争-冒险现象。

一、概述时序电路称为状态机（简称SM）、有限状态机（FSM）或算法状态机（ASM），工作时在电路的有限个状态间按一定的规律转换，关于时序电路的要点总结如表6-1-1所示。

表6-1-1时序电路要点总结二、时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法分析一个时序电路，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。

由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，因此分析方法比较简单。

分析同步时序电路时一般按如下步骤进行：（1）由逻辑图得到每个触发器的驱动方程；（2）将驱动方程代入相应触发器的特性方程，得到状态方程；（3）得到整个时序电路的状态方程组；（4）根据逻辑图得到电路的输出方程。

2．时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图（1）状态转换表：①状态方程和输出方程中代入任意一组输入变量及电路初态的取值；②计算出电路的次态和现态下的输出值；③将其再代入状态方程和输出方程；④得到一组新的次态和输出值；⑤将所有计算结果列成真值表的形式，得到状态转换表。

（2）状态转换图：将电路的各个状态用圆圈表示，状态转换方向用箭头表示。

箭头旁注明状态转换前的输入变量取值和输出值。

输入变量取值通常写在斜线以上，输出值写在斜线以下。

（3）状态机流程图（SM图）：SM图表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。

SM图常用图形符号见表6-1-2。

表6-1-2SM图常用图形符号（4）时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。

数字电路教案

数字电路教案

第1次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第2次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第3次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第4次教学内容（包括基本内容、重点、难点）：基本内容：TTL逻辑门电路1.基本的BJT反相器的动态性能2. TTL反相器的基本电路3. TTL反相器的传输特性4. TTL与非门电路5. TTL与非门的技术参数6. TTL或非门、集电极开路门和三态门电路7. 改进型TTL门电路抗饱和TTL电路CMOS逻辑门电路1. 复习MOS管的有关知识2. CMOS反相器3. CMOS门电路4. BiCMOS门电路5. CMOS传输门6. CMOS逻辑门电路的技术参数小结与布置作业重点：反向器的外特性、电压传输特性和输入输出特性、灌电流，拉电流、扇入与扇出数、噪声容限等；门、TSL门；反相器的静态输入特性和输出特性、CMOS反相器的动态特性。

难点：1. 灌电流，拉电流；2. OC门；3. TTL、COMS门电路的优缺点比较。

填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第5次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第6次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第 7 次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第 8次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第 9次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

第10 次填表说明：1、各栏目填写内容较多时，可附页；2、教学内容与讨论、思考题、作业部分可合二为一。

阎石《数字电子技术基础》笔记和课后习题详解(第7~8章)【圣才出品】

阎石《数字电子技术基础》笔记和课后习题详解(第7~8章)【圣才出品】

阎石《数字电子技术基础》笔记和课后习题详解第7章脉冲波形的产生和整形7.1复习笔记本章介绍矩形脉冲波形的产生和整形电路，详细介绍了常见的两种整形电路——施密特触发电路和单稳态电路，以及脉冲波形产生电路中，能自行产生矩形脉冲波形的各种多谐振荡电路，主要包括对称式和非对称式多谐振荡电路、环形振荡电路以及用施密特触发电路构成的多谐振荡电路等，还讲述了555定时器的工作原理和用它构成施密特触发电路、单稳态电路和多谐振荡电路的方法。

本章重点内容为：施密特触发电路、单稳态电路、多谐振荡电路的工作原理和各元器件参数关系；脉冲电路的分析计算方法；555定时器的应用。

一、概述1．获取矩形脉冲波形途径（1）产生：不用信号源，加上电源自激振荡产生波形。

（2）整形：输入信号源进行整形。

2．矩形脉冲特性参数描述矩形脉冲特性的主要参数如图7-1-1所示。

图7-1-1描述矩形脉冲特性的主要参数（1）脉冲周期T：周期性脉冲序列中相邻脉冲的时间间隔；（2）脉冲幅度V m：脉冲电压的最大变化幅度；（3）脉冲宽度t w：脉冲前沿0.5V m～脉冲后沿0.5V m的一段时间；（4）上升时间t r：脉冲上升沿0.1V m～0.9V m的时间；（5）下降时间t f：脉冲下降沿0.9V m～0.1V m的时间；（6）占空比q：t w与T的比值。

二、施密特触发器1．施密特触发器的结构和工作原理（1）电路结构：施密特电路是通过公共发射极电阻耦合的两级正反馈放大器，其结构如图7-1-2所示。

（2）电压传输特性：①T1饱和导通时的v E值必低于T2饱和导通时的值，故由截止变为导通的输入电压会高于T1由导通变为截止的输入电压，便可得到图7-1-3所示的电压传输特性；②V T＋：正向阈值电压；V T－：负向阈值电压；|V T＋－V T－|＝ΔV T：回差电压。

图7-1-2施密特触发电路图7-1-3施密特触发特性（3）性能特点：①输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同；②在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。

阎石《数字电子技术基础》(第6版)章节题库-第6章 时序逻辑电路【圣才出品】

阎石《数字电子技术基础》(第6版)章节题库-第6章 时序逻辑电路【圣才出品】
圣才电子书

十万种考研考证电子书、题库视频学习平台
第 6 章 时序逻辑电路
一、选择题
1．有八个触发器的二迚制计数器，它们最多有（ ）种计数状态。 A．8 B．16 C．256 D．64 【答案】C 【解析】28＝256。
2．下列描述丌正确的是（ ）。 A．触发器具有两种状态，当 Q＝1 时触发器处于 1 态 B．时序电路必然存在状态循环 C．异步时序电路的响应速度要比同步时序电路的响应速度慢 D．主从 JK 触发器具有一次变化现象 【答案】A 【解析】触发器的状态还包括丌定状态，比如在 RS 触发器中，当 RS＝11 时，状态丌 定；研究的时序电路主要是要丌间断给出信号，理论上来讲需要状态的丌断循环；异步时序 电路通过一些门电路再传输信号，而同步信号的数据传输直接通过时钟脉冲迚行统一的传 输，减少了传输过程的时间延迟。
4．同步计数器和异步计数器比较，同步计数器的最显著优点是（ ）。 A．工作速度高 B．触发器利用率高 C．电路简单 D．丌受时钟 CP 控制 【答案】A 【解析】同步信号的数据传输直接通过时钟脉冲迚行统一的传输，减少了传输过程的时 间延迟。
5．N 个触发器可以构成能寄存多少位二迚制数码的寄存器？（ ）。 A．N－1
2．一个三级环形计数器的初始状态是 Q2Q1Q0＝001（Q2 为高位），则经过 40 个时钟 周期后的状态 Q2Q1Q0＝______。
【答案】010 【解析】经过 3 的倍数个周期后，即 39 个周期后，Q2Q1Q0＝001；则 40 周期后 Q2Q1Q0 ＝010
5 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
A．1110 B．1111 C．1101 D．1100 【答案】C 【解析】1001 经过 16 的倍数个周期后仍为 1001，即 96 个时钟脉冲后计数器显示 1001，再经历 4 个时钟脉冲，即 100 个时钟脉冲时，计数为 1001＋0100＝1101。

(完整word版)数字电路教学大纲

(完整word版)数字电路教学大纲

《数字电路》教学大纲一、课程基本信息课程编号:124006英文名称：Digital Circuit授课对象：本课程为通信工程、电子信息工程、计算机科学与技术、自动化专业本科学生必修课。

开课学期：第4学期学分/学时：3学分 / 周学时为3学时，总学时为51学时与相关课程的衔接：本课程的前续课程为“电路分析基础"、“线性电子线路"，后续课程为“微机原理及接口电路"、“通信原理”。

教学方式：（1）课堂讲授、课后自学等形式.（2）小型,实用的综合数字电路设计（书面形式)。

考核方式：本课程为考试课程,作业与平时测验占总成绩的30％，期末闭卷考试，占总成绩的70%课程简介:本课程是通信、电子、计算机科学与技术、自动化专业的一门重要的技术基础课程。

它涉及数字技术中的基本原理、基本分析和设计方法,具有很强的工程实践性.其任务是：使学生掌握数字逻辑电路的一般分析和设计方法，同时了解数字电路在实际应用中的典型参数与特点.二、课程教学目的和要求:本课程的教学目的是：通过本课程的学习，使学生能掌握数字电子技术的基础理论、基本分析方法和基本测量技能和基本电路设计方法，培养学生的逻辑思维能力和综合运用数字电路理论分析和解决实际问题的能力，组织和从事数字电子电路实验的初步技能。

了解数字电子技术的发展与应用，拓宽知识面,为以后的学习、创新和科学研究工作打下扎实的理论和实践基础。

通过本课程的学习，应达到以下基本要求：（1) 掌握逻辑代数运算的基本规则，逻辑函数的化简 (代数，卡诺图);(2）掌握常用的组合逻辑部件及组合逻辑电路的设计方法；（3）掌握常用的时序逻辑部件及时序逻辑电路的设计方法；（4）了解数字电路在实际应用中的特点，如TTL，CMOS,单稳态，多谐振荡器,施密特触发器，AD/DA 转换器的典型参数与特点；（5）可编程逻辑器件PLD的基本结构.三、教学内容与学时分配：1、第一章：逻辑代数基础(8学时)第一节概述第二节逻辑代数中的三种基本运算第三节逻辑代数的基本公式和常用公式第四节逻辑代数的基本定理第五节逻辑函数及其表示方法第六节逻辑函数的公式化简法第七节逻辑函数的卡诺图化简法第八节具有无关项的逻辑函数及其化简重点内容:一、数制与编码、逻辑代数的基本公式、常用公式和定理二、逻辑函数的表示方法(真值表、逻辑式、逻辑图、波形图、卡诺图)及相互转换的方法三、最小项和最大项的定义及其性质,逻辑函数的最小项之和和最大项之积的表示方法四、逻辑函数的化简方法（公式化简法和卡诺图化简法）五、无关项在化简逻辑函数中的应用2、第二章：门电路（4学时）第一节概述第二节半导体和三极管的开关特性第三节最简单的与、或、非门电路第四节TTL门电路第五节其他类型的双极型数字集成电路第六节CMOS门电路重点内容：晶体管TTL电路和MOS集成逻辑门电路3、第三章:组合逻辑电路（10学时)第一节概述第二节组合逻辑电路的分析方法和设计方法第三节若干常用的组合逻辑电路第四节组合逻辑中的竞争与冒险现象重点内容:组合电路的分析与设计和通用逻辑模块及其应用4、第四章：触发器（4学时）第一节概述第二节触发器的电路结构与动作特点第三节触发器的逻辑功能及其描述方法重点内容：一、触发器的工作原理二、触发器的不同电路结构及各自的动作特点三、触发器的电路结构类型和逻辑功能类型之间的关系5、第五章：时序逻辑电路（14学时）第一节概述第二节时序逻辑电路的分析方法第三节若干常用的时序逻辑电路第四节时序逻辑电路的设计方法重点内容：一、同步时序电路分析与设计、异步时序电路的分析二、几种常见的中规模集成时序逻辑电路的逻辑功能和使用方法6、第六章:脉冲波形的产生与整形（4学时）第一节概述第二节施密特触发器第三节单稳态触发器第四节多谐振荡器第五节555定时器及其应用重点内容:一、施密特触发器、单稳态触发器、多谐振荡器电路的工作原理二、555定时器的应用（组成施密特触发器、单稳态触发器、多谐振荡器电路的接法，电路的定量计算）7、第七章：半导体存储器（2学时)第一节概述第二节只读存储器（ROM)第三节随机存储器（RAM）第四节存储器容量的扩展第五节用存储器实现组合逻辑函数重点内容:一、存储器的分类、工作原理二、存储器的扩展接法三、用存储器设计组合逻辑电路的方法8、第八章：可编程逻辑器件（2学时）第一节概述第二节可编程阵列逻辑（PLA)第三节通用阵列逻辑（GAL）重点内容:PLD的分类及其各自的特点9、第九章:数模和模数转换（3学时）第一节概述第二节 D/A转换器第三节A/D转换器重点内容:一、权电阻型和倒T型D/A转换器的工作原理，输出电压的定量计算二、A/D转换器的主要类型，基本工作原理,性能的比较三、D/A和A/D转换器的转换精度和转换速度四、作业、实践环节:第一章的作业为数制与编码、逻辑代数基础及逻辑函数的简化;第二章的作业为双极型三极管工作状态的计算、集成门电路的逻辑功能分析;第三章的作业为组合电路的分析与设计和通用逻辑模块及其应用；第四章的作业为触发器的应用及触发器之间的转换；第五章的作业为同步时序电路分析与设计、异步时序电路的分析;第六章的作业为施密特触发器的计算,单稳态电路的分析,多谐振荡器的分析计算，555定时器的应用；第七章的作业为存储器的扩展接法、用存储器设计组合逻辑电路；第八章的作业为分析PAL电路功能；第九章的作业为A/D、D/A转换电路的基本原理和简单计算。

数字电路教案-阎石-第七章-时序逻辑电路

数字电路教案-阎石-第七章-时序逻辑电路

第7章 时序逻辑电路7.1 概述时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关,而且还与电路原来的状态有关。

图7.1。

1 时序逻辑电路的结构框图2、时序电路的分类 （1) 根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。

异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时,电路中要更新状态的触发器的翻转有先有后，是异步进行的.(2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。

穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关;或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

7。

2 时序逻辑电路的分析方法时序电路的分析步骤：电路图 时钟方程、输出方程、驱动方程 状态方程 计算 状态表（状态图、时序图） 判断电路逻辑功能 分析电路能否自启动。

7。

2.1 同步时序电路的分析方法 分析举例：[例7.2.1］7。

2。

2 异步时序电路的分析方法 分析举例：[例7.2.3] 7.3 计数器概念：在数字电路中，能够记忆输入脉冲CP 个数的电路称为计数器。

计数器累计输入脉冲的最大数目称为计数器的“模”，用M 表示。

计数器的“模”实际上为电路的有效状态。

计数器的应用：计数、定时、分频及进行数字运算等.计数器的分类：（1）按计数器中触发器翻转是否同步分:异步计数器、同步计数器。

(2)按计数进制分:二进制计数器、十进制计数器、N 进制计数器。

(3）按计数增减分:加法计数器、减法计数器、加/减法计数器。

7。

3.1 异步计数器X X Y 1Y m输入输出一、异步二进制计数器1、异步二进制加法计数器分析图7.3。

1 由JK触发器组成的4位异步二进制加法计数器。

分析方法：由逻辑图到波形图（所有JK触发器均构成为T/触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出Q），再由波形图到状态表，进而分析出其逻辑功能。

阎石《数字电子技术基础》(第6版)章节题库-第7章 脉冲波形的产生和整形电路【圣才出品】

阎石《数字电子技术基础》(第6版)章节题库-第7章 脉冲波形的产生和整形电路【圣才出品】

第7章脉冲波形的产生和整形电路一、选择题1．为了提高多谐振荡器频率的稳定性，最有效的方法是（）。

A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变【答案】C【解析】石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率，而与外接电阻、电容无关，具有极高的频率稳定性。

2．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器【答案】A【解析】频率变为原来的五分之一，是五分频，只需要每五次脉冲进一位即可实现。

3．在图7-1用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5VB．2VC．4VD．3V图7-1【答案】B【解析】555组成的施密特触发器中，当不接外接电压时，得到电路的回差电压为2V CC/3－V cc/3＝V cc/3；5脚为外部参考电压输入V CO，如果参考电压由外接的电压V CO供给，这时V T＋＝V CO；V T－＝V CO/2，回差电压为V CO/2＝4V/2＝2V，可以通过改变V CO值可以调节回差电压的大小。

4．电路如下图7-2（图中为上升沿JK触发器），触发器当前状态Q3Q2Q1为“100”，请问在时钟作用下，触发器下一状态（Q3Q2Q1）为（）。

图7-2A．“101”B．“100”C．“011”D．“000”【答案】C【解析】JK触发器特征方程为Q n＋1＝JQ＿n＋K＿Q n，由图7-2可得，三个触发器的驱动方程均为J＝K＝1，即特性方程均为Q n＋1＝Q＿n，Q1的时钟是CP，Q2的时钟是Q1，Q3的时钟是Q2，当前Q3Q2Q1的状态是100，由于触发器在上升沿被触发，CP上升沿Q1状态被触发，变为1；同时触发了Q2，Q2变为1；同理Q3为0。

5．多谐振荡器可产生的波形是（）A．正弦波B．矩形脉冲C．三角波D．锯齿波【答案】B【解析】“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。

数字电子技术基础阎石课件

数字电子技术基础阎石课件

2006年
返回
3
*8.2 现场可编程逻辑阵列（FPLA）
图8.2.1 FPLA的基本电路结构 图8.2.2 FPLA的异或输出结构 图8.2.3 时序逻辑型 FPLA的电路结构
2006年
返回
4
2006年
返回
5
图8.2.1 FPLA的基本电路结构
2006年
6
图8.2.2 FPLA的异或输出结构
34
图8.4.8 GAL的输出缓冲器电路
2006年
返回
35
图8.4.9 GAL的静态输出特性 （a）输出为高电平时（b）输出为低电平时
2006年
返回
36
8.5 可擦除的可编程逻辑器件(EPLD)
8.5.1 EPLD的基本结构和特点
EPLD是继PAL、GAL之后推出的一种可编程逻辑器件. 与PAL和GAL相比,EPLD有以下几个特点：
数字电子技术基础阎石 课件
2020/8/1
8.1 概 述
图8.1.1 PLD电路中门电路的惯用画法 （a）与门
（b）输出恒等于0的与门 （c）或门 （d）互补输出的缓冲器 （e）三态输出的缓冲器
2006年
返回
2
图8.1.1 PLD电路中门电路的惯用画法
（a）与门（b）输出恒等于0的与门（c）或门 （d）互补输出的缓冲器（e）三态输出的缓冲器
2006年
16
三,寄存器输出结构
它在输出三态缓冲器和与-或 逻辑阵列的输出之间串进
了由D触发器组成的寄存器.同时,触发器的状态又经过互
补输出的缓冲器反馈到与逻辑阵列的输入端.
2006图年8.3.6 PAL的寄存器输出结构
17
四,异或输出结构

数字电子技术基础教案

数字电子技术基础教案

第 1 讲第 2 讲2 . 2 . 1 基本逻辑函数及运算1、与运算———所有条例都具备事件才发生开关：“1” 闭合，“0” 断开灯：“1” 亮，“0” 灭真值表：把输入所有可能的组合与输出取值对应列成表。

逻辑表达式：L=K1*K2 (逻辑乘)逻辑符号：原有符号：讨论与逻辑运算的逻辑口诀逻辑功能口决：有“0”出“0”，全“1”出“1”。

2、或运算———至少有一个条件具备，事件就会发生。

板书讲授与多媒体教学相结合（15分钟）逻辑表达式：L=K1+K2 （逻辑加）逻辑符号：讨论或逻辑运算的逻辑口诀逻辑功能口决：有“1”出“1”全“0”出“0”3、非运算：—结果与条件相反逻辑表达式：逻辑符号：讨论非逻辑运算的逻辑口诀板书讲解与多媒体教学相结合（10分钟）板书讲解、推导与多媒体教学相结合, 例题讲解及引导学生做题（35分钟）2.2.2 几种导出的逻辑运算一、与非运算、或非运算、与或非运算二、异或运算和同或运算板书讲解、推导与多媒体教学相结合，例题讲解（10分钟多媒体教学（10分钟）教学互动（5分钟）逻辑表达式：相同为“1”，不同为“0”逻辑函数及其表示法一、逻辑函数的建立举例子说明建立（抽象）逻辑函数的方法，加深对逻辑函数概念的理解。

例2.2.1 两个单刀双掷开关A和B分别安装在楼上和楼下。

上楼之前，在楼下开灯，上楼后关灯；反之下楼之前，在楼上开灯，下楼后关灯。

试建立其逻辑式。

表2.2.6 ［例真值表例2.2.2 比较A、B两个数的大小二、逻辑函数的表示方法1．真值表2．逻辑函数式写标准与-或逻辑式的方法是：（l）把任意一组变量取值中的1代以原变量，0代以反变量，由此得到一组变量的与组合，如A、B、C三个变量的取值为110时，则代换后得到的变量与组合为A B 。

（2）把逻辑函数值为1所对应的各变量的与组合相加，便得到标准的与-或逻辑式。

3．逻辑图逻辑图是用基本逻辑门和复合逻辑门的逻辑符号组成的对应于某一逻辑功能的电路图。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第7章 时序逻辑电路7.1 概述时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。

图7.1.1 时序逻辑电路的结构框图2、时序电路的分类 （1） 根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。

异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。

（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。

穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

7.2 时序逻辑电路的分析方法时序电路的分析步骤：电路图 时钟方程、输出方程、驱动方程 状态方程 计算 状态表（状态图、时序图） 判断电路逻辑功能 分析电路能否自启动。

7.2.1 同步时序电路的分析方法 分析举例：[例7.2.1]7.2.2 异步时序电路的分析方法 分析举例：[例7.2.3] 7.3 计数器概念：在数字电路中，能够记忆输入脉冲CP 个数的电路称为计数器。

计数器累计输入脉冲的最大数目称为计数器的“模”，用M 表示。

计数器的“模”实际上为电路的有效状态。

计数器的应用：计数、定时、分频及进行数字运算等。

计数器的分类：(1)按计数器中触发器翻转是否同步分：异步计数器、同步计数器。

(2)按计数进制分：二进制计数器、十进制计数器、N 进制计数器。

(3)按计数增减分：加法计数器、减法计数器、加/减法计数器。

7.3.1 异步计数器X X Y 1Y m输入输出一、异步二进制计数器1、异步二进制加法计数器分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器。

分析方法：由逻辑图到波形图（所有JK触发器均构成为T/触发器的形式，且后一级触发器的时钟脉冲是前一级触发器的输出Q），再由波形图到状态表，进而分析出其逻辑功能。

2、异步二进制减法计数器减法运算规则：0000-1时，可视为（1）0000-1=1111；1111-1=1110，其余类推。

由JK触发器组成的4位异步二进制减法计数器的工作情况分析略。

二、异步十进制加法计数器由JK触发器组成的异步十进制加法计数器的由来：在4位异步二进制加法计数器的基础上经过适当修改获得。

有效状态：0000——1001十个状态；无效状态：1010～1111六个状态。

三、集成异步计数器CT74LS290为了达到多功能的目的，中规模异步计数器往往采用组合式的结构，即由两个独立的计数来构成整个的计数器芯片。

如：74LS90（290）：由模2和模5的计数器组成；74LS92 ：由模2和模6的计数器组成；74LS93 ：由模2和模8的计数器组成。

1.CT74LS290的情况如下。

（1）电路结构框图和逻辑功能示意图（2）逻辑功能如下表7.3.1所示。

注：5421码十进制计数时，从高位到低位的输出为1230Q Q Q Q 。

2、利用反馈归零法获得N （任意正整数）进制计数器方法如下：（1）写出状态S N 的二进制代码。

（2）求归零逻辑（写出反馈归零函数），即求异步清零端（或置数控制端）信号的逻辑表达式。

（3）画连线图。

举例：试用CT74LS290构成模小于十的N 进制计数器。

CT74LS290则具有异步清零和异步置9功能。

讲解教材P215的[例7.3.1]。

注：CT74LS90的功能与CT74LS290基本相同。

7.3.2 同步计数器 一、同步二进制计数器 1.同步二进制加法计数器 2、同步二进制减法计数器3、集成同步二进制计数器CT74LS161（1）CT74LS161的引脚排列和逻辑功能示意图注：74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。

（2）CT74LS161的逻辑功能 ①CR =0时异步清零。

C0=0②CR =1、LD =0时同步并行置数。

0123Q Q Q Q CT CO T =③CR =LD =1且CP T =CP P =1时，按照4位自然二进制码进行同步二进制计数。

123Q Q Q Q CO =④CR =LD =1且CP T ·CP P =0时，计数器状态保持不变。

4、反馈置数法获得N 进制计数器方法如下：·写出状态S N -1的二进制代码。

·求归零逻辑，即求置数控制端的逻辑表达式。

·画连线图。

（集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。

等等）试用CT74LS161构成模小于16的N 进制计数器 5、同步二进制加/减计数器 二、同步十进制加法计数器8421BCD 码同步十进制加法计数器电路分析 三、集成同计数器1、集成十进制同步加法计数器CT74LS160 （1）CT74LS160的引脚排列和逻辑功能示意图图7.3.3 CT74LS160的引脚排列图和逻辑功能示意图（2）CT74LS160的逻辑功能 ①CR =0时异步清零。

C0=0②CR =1、LD =0时同步并行置数。

03Q Q CT CO T =③CR =LD =1且CP T =CP P =1时，按照BCD 码进行同步十进制计数。

3Q Q CO =④CR =LD =1且CP T ·CP P =0时，计数器状态保持不变。

2.集成十进制同步加/减计数器CT74LS190其逻辑功能示意图如教材图7.3.15所示。

功能如教材表7.3.10所示。

集成计数器小结：集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。

此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。

74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。

74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。

7.3.3 利用计数器的级联获得大容量N 进制计数器计数器的级联是将多个计数器串接起来，以获得计数容量更大的N 进制计数器。

1、异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。

举例：74LS290（1）100进制计数器Q 0 Q 1 Q 2 Q 3(b) 逻辑功能示意图(a) 引脚排列图V CO Q Q Q Q CT LD0 1 2 3 PCR D 0 D 1 D 2 D 3 CT CT CPCO LD（2）64进制计数器2、同步计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数。

同步计数器级联的方式有两种，一种级间采用串行进位方式，即异步方式，这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲，异步方式的速度较慢。

另一种级间采用并行进位方式，即同步方式，这种方式一般是把各计数器的CP 端连在一起接统一的时钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。

举例：74161 （1）60进制（2）12位二进制计数器（慢速计数方式）12位二进制计数器（快速计数方式）17.4 寄存器和移位寄存器寄存器是由具有存储功能的触发器组合起来构成的。

一个触发器可以存储1位二进制代码，存放n 位二进制代码的寄存器，需用n 个触发器来构成。

按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。

基本寄存器只能并行送入数据，需要时也只能并行输出。

移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。

7.4.1 基本寄存器概念：在数字电路中，用来存放二进制数据或代码的电路称为寄存器。

1、单拍工作方式基本寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP 上升沿到来，加在并行数据输入端的数据D 0～D 3，就立即被送入进寄存器中，即有：012310111213D D D D Q Q Q Q n n n n =++++2.双拍工作方式基本寄存器（1）清零。

CR=0，异步清零。

即有：00000123=nn n n Q Q Q Q（2）送数。

CR=1时，CP 上升沿送数。

即有：012310111213D D D D Q Q Q Q n n n n =++++（3）保持。

在CR=1、CP 上升沿以外时间，寄存器内容将保持不变。

7.4.2 移位寄存器 1.单向移位寄存器 四位右移寄存器：时钟方程：CP CP CP CP CP ====3210驱动方程：n n n i Q D Q D Q D D D 2312010====、、、 状态方程：nn n n n n i n Q Q Q Q Q Q D Q 21311201110====++++、、、单向移位寄存器中的数码，在CP 脉冲操作下，可以依次右移或左移。

n 位单向移位寄存器可以寄存n 位二进制代码。

n 个CP 脉冲即可完成串行输入工作，此后可从Q 0～Q n-1端获得并行的n 位二进制数码，再用n 个CP 脉冲又可实现串行输出操作。

若串行输入端状态为0，则n 个CP 脉冲后，寄存器便被清零。

2.双向移位寄存器Q Q Q Q CP移位时钟脉冲M=0时右移 M=1时左移⎪⎪⎩⎪⎪⎨⎧+=+=+=+=++++SL n n n n n n n n n SR n MD Q M Q MQ Q M Q MQ Q M Q MQ D M Q 21331122011110 ⎪⎪⎩⎪⎪⎨⎧====++++nn nn nn SR n Q Q Q Q Q Q D Q 21311201110 ⎪⎪⎩⎪⎪⎨⎧====++++SL n n n n n n n D Q Q Q Q Q Q Q 133******** 3.集成双向移位寄存器74LS194CT74LS194的引脚排列图和逻辑功能示意图：CT74LS194M (a) 引脚排列图V CC Q 0 Q 1 Q 2 Q 3 CP M 1 M 0CR D SR D 0 D 1 D 2 D 3 D SL GNDM 1M 0D SLQ 0 Q 1 Q 2 Q 3(b) 逻辑功能示意图D 0 D 1 D 2 D 3CRCP D7.4.3 一、环形计数器1、环形计数器是将单向移位寄存器的串行输入端和串行输出端相连， 构成一个闭合的环。