半导体工艺要点
1、什么是集成电路
通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能
2、集成电路设计与制造的主要流程框架
设计-掩模板-芯片制造-芯片功能检测-封装-测试
3、集成电路发展的特点
特征尺寸越来越小
硅圆片尺寸越来越大
芯片集成度越来越大
时钟速度越来越高
电源电压/单位功耗越来越低
布线层数/I/0引脚越来越多
4、摩尔定律
集成电路芯片的集成度每三年提高4倍，而加工特征尺寸(多晶硅栅长)倍，这就是
摩尔定
5、集成电路分类
6、半导体公司
中芯国际集成电路制造有限公司（SMIC）
上海华虹(集团)有限公司
上海先进半导体制造有限公司
台积电(上海)有限公司
上海宏力半导体制造有限公司TI 美国德州仪器
7、直拉法生长单晶硅
直拉法法是在盛有熔硅或锗的坩埚内，引入籽晶作为非均匀晶核，然后控制温度场，将籽晶旋转并缓慢向上提拉，晶体便在籽晶下按籽晶的方向长大。
1.籽晶熔接: 加大加热功率，使多晶硅完全熔化，并挥发一定时间后，将籽晶下降与液面接近，使籽晶预热几分钟，俗称“烤晶”，以除去表面挥发性杂质同时可减少热冲击
2.引晶和缩颈：当温度稳定时，可将籽晶与熔体接触。此时要控制好温度，当籽晶与熔体液面接触，浸润良好时，可开始缓慢提拉，随着籽晶上升硅在籽晶头部结晶，这一步骤叫“引晶”，又称“下种”。“缩颈”是指在引晶后略为降低温度，提高拉速，拉一段直径比籽晶细的部分。其目的是排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸。颈一般要长于20mm
3.放肩：缩颈工艺完成后，略降低温度，让晶体逐渐长大到所需的直径为止。这称为“放肩”。在放肩时可判别晶体是否是单晶，否则要将其熔掉重新引晶。单晶体外形上的特征—棱的出现可帮助我们判别，<111>方向应有对称三条棱，<100>方向有对称的四条棱。
4.等径生长：当晶体直径到达所需尺寸后，提高拉速，使晶体直径不再增大，称为收肩。收肩后保持晶体直径不变，就是等径生长。此时要严格控制温度和拉速不变。
5.收晶：晶体生长所需长度后，拉速不变，升高熔体温度或熔体温度不变，加快拉速，使晶体脱离熔体液面。
8、直拉法的两个主要参数：拉伸速率，晶体旋转速率悬浮区熔法
倒角是使晶圆边缘圆滑的机械工艺
9、外延层的作用
EpitaxyPurpose
1、Barrier layer for bipolar transistor
2、Reduce collector resistance while keep high breakdown voltage.
3、Improve device performance for CMOS and DRAM because much lower oxygen,
4、carbon concentration than the wafer crystal
Epitaxy application,bipolar transistor
Epitaxy application, CMOS
10、
气相外延（CVD）：在气相状态下，将半导体材料淀积在单晶片上，使它沿着单晶片的结晶轴方向生长出一层厚度和电阻率合乎要求的单晶层，这一工艺称为气相外延
液相外延（LCD）是将溶质放入溶剂,并在一定温度下成为均匀溶液，然后使溶液在衬底上逐渐冷却，当超过饱和点后，便有固体析出，而进行晶体生长。以GaAs为例，是以Ga为溶剂，As为溶质溶解成溶液，布在衬底上，使之缓慢冷却，当溶液超过饱和点时，衬底上便析出GaAs而生成晶体。
金属有机物气相沉积（MOCVD）：采用Ⅱ族，Ⅲ族元素的有机化合物和Ⅴ族，Ⅵ族元素的氢化物作为晶体生长的源材料，以热分解的方式在衬底上进行外延生长的方法
分子束外延（MBE）：在超高真空条件下，用分子束输运生长源进行外延生长的方法
化学束外延（CBE）: 用气态源进行MBE生长的方法
蒸发（evaporation）：在真空中，通过加热使金属、合金或化合物蒸发，然后凝结在器件表面上的方法
溅射（Sputtering）：利用高速正离子轰击靶材（阴极），使靶材表面原子以一定能量逸出，然后在器件表面沉积的过
硅外延生长
1.外延不同的分类方法以及每种分类所包括的种类
按外延层性质：同质外延，异质外延
按电阻率：正外延，反外延
按生长方法：直接外延，间接外延
按相变过程：气相，液相，固相外延
2.硅气相外延分类，硅气相外延原料
SiH4, SiH2CL2,(直接分解)
SiHCL3,SiCL4，H2（氢还原法）
3.用SiCL4外延硅的原理以及影响硅外延生长的因素以及优点
基本原理：SiCL4+2H2===Si+4HCL
SiCL4浓度，温度，气流速度,衬底晶向
在电阻率极低的衬底上生长一层高电阻率外延层，器件制做在外延层上，
高电阻的外延层保证管子有高的击穿电压，
低电阻率的衬底又降低了基片的电阻，降低了饱和压降，
4.硅的异质外延有哪两种
在蓝宝石，尖晶石衬底上的SOS(Silicon On Sapphire, Silicon On Spinel)外延生长
在绝缘衬底上进行的SOI(Silicon On Insulator)外延生长
5.什么是同质外延,异质外延,直接外延,间接外延
同质外延；衬底与外延层是同种材料
异质外延；衬底与外延层是不同材料
直接外延；用物理方法（加热，电场，离子轰击）将生长材料沉淀到衬底表面
间接外延；用化学反应在衬底上沉淀外延层
6.什么是自掺杂?外掺杂?抑制自掺杂的途径有哪些
自掺杂：在外延生长过程中，衬底中的杂质进入气相中，再次掺入外延层的现象
外掺杂：杂质不是来源于衬底，由人为控制的掺杂方式
途径；减少杂质从衬底溢出
采用减压生长技术
外延的定义
Sio2做掩埋层的原因，杂质在sio2中扩散速率远远小于在si中的扩散速率
液相外延是将溶质放入溶剂,并在一定温度下成为均匀溶液，然后使溶液在衬底上逐渐冷却，当超过饱和点后，便有固体析出，而进行晶体生长。以GaAs为例，是以Ga为溶剂，As 为溶质溶解成溶液，布在衬底上，使之缓慢冷却，当溶液超过饱和点时，衬底上便析出GaAs而生成晶体。
介电强度衡量材料耐压能力大小的，单位是V/cm，表示单位厚度的SiO2所能承受的最大击穿电压
介电常数，高K，低K
高K：MOS器件中电介质要求具有较大的介电常数，栅氧化层电容要大，1、减小电容器的体积和重量2、增大电荷容量提高电学性能
低K:器件和衬底间的寄生电容要小
SiO2在集成电路制造中的用途
1.扩散，离子注入的(有时与光刻胶、Si3N4层一起使用) 掩蔽层（阻挡，屏蔽层不准确）
2.器件表面保护和钝化层
3.MOS器件的组成部分－－栅介质
4.电容介质
5.器件隔离用的绝缘层
6.多层布线间的绝缘层
Gate oxide and capacitor dielectric in MOS devices
Isolation of individual devices (STI)
Masking against implantation and diffusion
Passivation of silicon surface
集成电路的隔离有PN结隔离和介质隔离两种,SiO2用于介质隔离.，漏电流小,岛与岛之间的隔离电压大,寄生电容小
