湖大数字逻辑期末试卷(A卷)试题及答案

第一章 数字逻辑习题1．1数字电路与数字信号 1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例 MSB LSB0 1 2 11 12 （ms ）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42−（2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B =（177）O=（7F ）H 72（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD 码： （1）43 （3）254.25 解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASC Ⅱ码的表示：P28 （1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASC Ⅱ码，然后将二进制码转换为十六进制数表示。

（1）“+”的ASC Ⅱ码为0101011，则（00101011）B=（2B ）H （2）@的ASC Ⅱ码为1000000,(01000000)B=(40)H(3)you 的ASC Ⅱ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43的ASC Ⅱ码为0110100,0110011,对应的十六紧张数分别为34,33 1.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A ，B`的波形，画出各门电路输出L 的波形。

解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A⊕B）=AB+AB 解：真值表如下由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。

2022年湖南大学计算机科学与技术专业《数据结构与算法》科目期末试卷A（有答案）一、选择题1、已知广义表LS=（（a，b，c），（d，e，f）），用head和tail数取出LS中原子e 的运算是（）。

A.head（tail（LS））B.tail（head（LS））C.head（tail（head（tail（LS））））D.head（tail（tail（head（LS））））2、下述文件中适合于磁带存储的是（）。

A.顺序文件B.索引文件C.哈希文件D.多关键字文件3、连续存储设计时，存储单元的地址（）。

A.一定连续B.一定不连续C.不一定连续D.部分连续，部分不连续4、已知有向图G=(V，E)，其中V={V1，V2，V3，V4，V5，V6，V7}， E=｛<V1，V2>，<V1，V3>，<V1，V4>，<V2，V5>，<V3，V5>， <V3，V6>，<V4，V6>，<V5，V7>，<V6，V7>｝，G的拓扑序列是（）。

A.V1，V3，V4，V6，V2，V5，V7B.V1，V3，V2，V6，V4，V5，V7C.V1，V3，V5，V2，V6，V7D.V1，V2，V5，V3，V4，V6，V75、下列关于AOE网的叙述中，不正确的是（）。

A.关键活动不按期完成就会影响整个工程的完成时间B.任何一个关键活动提前完成，那么整个工程将会提前完成C.所有的关键活动提前完成，那么整个工程将会提前完成D.某些关键活动若提前完成，那么整个工程将会提前完成6、已知字符串S为“abaabaabacacaabaabcc”，模式串t为“abaabc”，采用KMP算法进行匹配，第一次出现“失配”（s!＝t）时，i＝j＝5，则下次开始匹配时，i和j的值分别（）。

A．i＝1，j＝0 B．i＝5，j＝0 C．i＝5，j＝2 D．i＝6，j＝27、下列选项中，不能构成折半查找中关键字比较序列的是（）。

数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。

2．二进制数转换成十进制数的方法为：按权展开法。

3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。

4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。

5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。

称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。

对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。

7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。

对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。

8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。

，保证了各相邻行(列)之间只有一个变量取值不同。

9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。

求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。

10．逻辑问题分为完全描述和非完全描述两种。

如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。

如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。

《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。

（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。

(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。

—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。

《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘√’，错误的打‘×’ （每小题1 分，共 10 分）
1、为了表示 104 个信息，需 7位二进制编码 [√ ]
2、 BCD码能表示0 至 15 之间的任意整数[× ]
3、余 3码是有权码[× ]
4、 2421 码是无权码 [ × ]
5、二值数字逻辑中变量只能取值0 和 1，且表示数的大小 [ × ]
6、计算机主机与鼠标是并行通信[× ]
7、计算机主机与键盘是串行通信[√ ]
8、占空比等于脉冲宽度除于周期[√ ]
9、上升时间和下降时间越长，器件速度越慢
10、卡诺图可用来化简任意个变量的逻辑表达式[√]
[×]
二、写出图中电路的逻辑函数表达式。

（每小题 5 分，共10 分）
1、 F=A B
2、 F=AB CD
三、选择题：（多选题，多选或少选不得分，每小题 2 分，共 20 分）。

数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。

答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。

如果两个输入相同，输出为0。

其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。

而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。

3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。

答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。

每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。

《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。

A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。

A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。

A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。

A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。

A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。

A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。

计算机学院 第二学期《数字逻辑》 期未考试试卷 A 卷学号 班级 姓名 成绩一、填空（每空1分，共14分）1、（21.5）10=（ ）2=（ ）8=（ ）162、若0.1101x =-，则[]x 补=（ ）3、十进制数809对应的8421BCD 码是（ ）4、若采用奇校验，当信息位为10011时，校验位应是（ ）5、数字逻辑电路分为（ ）和（ ）两大类6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ）7、函数()()F A B C D =+⋅+的反函数是（ ）8、与非门扇出系数N O 的含义是（ ）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（ ）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ）A ．两个稳态B ．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。

厦门大学《数字逻辑》课程试卷＿＿专业主考教师：程明、刘向荣试卷类型： A卷一、逻辑代数（20分）（1）将逻辑函数F1(A,B,C,D)=∑m(0,5,6,8,15)+∑d(2,3,7,9,10,13)化成最简与-或式。

（BC+D（）B+C）+AD，利用反演规则求F2（不要求化简）（2）已知逻辑函数F2=A+C。

（3）已知逻辑函数F3(A,B,C,D)=∑m(0,1,4,5,8,11,12,13,15)，求F3的最大项表达式。

（4）讨论实现逻辑函数F4=++B+ACD的电路是否存在竞争和险象；若存在险象，用增加冗余项的办法消除。

二、简答（15分）（1） X= 0110，Y=+0101，用补码计算X Y。

（2）下图各电路均由TTL型门电路构成，说明Y1、Y2、Y3和Y4的状态。

+ 5+ 5VY1Y2+ 5VY3+ 5VY4（3）画出J-K触发器和T触发器的激励表。

三、组合电路设计（25分）（1）设计一个水箱控制电路。

如下面的水箱示意图，A、B、C为3个电极，当电极被水浸没时，会有信号输出。

当水面在A、B间为正常状态，点亮绿灯G；水面在B、C间或者在A以上为异常状态，点亮黄灯Y；水面在C以下为危险状态，点亮红灯R。

列出真值表，写出输出表达式，画出逻辑电路图。

要求：仅用2输入与非门实现该电路，输入不提供反变量，注意考虑无关项。

水箱GYR（2）用两片4位二进制加法器实现一个7位二进制数A=A6A5A4A3A2A1A0乘3的运算，画出逻辑电路图。

4位二进制加法器的逻辑符号如下：F4 F3 F2 F1 C4四位加法器C0A4 A3 A2 A1 B4 B3 B2 B1（3）用一片PROM实现半加器，画出阵列图。

四、分析下面的时序电路，要求：画出状态表和状态图，并说明电路功能及自启动能力。

（12分）五、时序电路设计（28分）（1） 74163是4位二进制加法计数器，功能表如下表。

输出端中QD是最高位，QCC是进位输出端。

2022年湖南大学计算机科学与技术专业《数据库原理》科目期末试卷A（有答案）一、填空题1、设某数据库中有作者表（作者号，城市）和出版商表（出版商号，城市），请补全如下查询语句，使该查询语句能查询作者和出版商所在的全部不重复的城市。

SELECT城市FROM作者表_____SELECT城市FROM出版商表；2、在SQL Server 2000中，某数据库用户User在此数据库中具有对T 表数据的查询和更改权限。

现要收回User对T表的数据更改权，下述是实现该功能的语句，请补全语句。

_____UPDATE ON T FROM User；3、____________和____________一起组成了安全性子系统。

4、在一个关系R中，若每个数据项都是不可再分割的，那么R一定属于______。

5、某事务从账户A转出资金并向账户B转入资金，此操作要么全做，要么全不做，为了保证该操作的完整，需要利用到事务性质中的_____性。

6、采用关系模型的逻辑结构设计的任务是将E-R图转换成一组______，并进行______处理。

7、“为哪些表，在哪些字段上，建立什么样的索引”这一设计内容应该属于数据库设计中的______阶段。

8、在SQL Server 2000中，新建了一个SQL Server身份验证模式的登录账户LOG，现希望LOG在数据库服务器上具有全部的操作权限，下述语句是为LOG授权的语句，请补全该语句。

EXEC sp_addsrvrolemember‘LOG’，_____；9、在SQL Server 2000中，数据页的大小是8KB。

某数据库表有1000行数据，每行需要5000字节空间，则此数据库表需要占用的数据页数为_____页。

10、数据库恢复是将数据库从______状态恢复到______的功能。

二、判断题11、在关系模式中，候选码可以有多个，主码只能有一个。

（）12、在数据库表中，空值表示数值0。

（）13、在数据库设计中，数据流图是用来建立概念模型的。

数字逻辑考试题目和答案一、单项选择题（每题2分，共20分）1. 在数字逻辑中，与非门的逻辑功能可以用哪种逻辑门来实现？A. 与门B. 或门C. 非门D. 异或门答案：C2. 一个触发器可以存储的二进制信息量是多少？A. 1位B. 2位C. 3位D. 4位答案：A3. 以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前输入B. 输出可以依赖于当前和过去的输入C. 没有记忆功能D. 电路中不包含触发器答案：B4. 在数字电路中，一个D触发器的Q端输出与D输入端的关系是什么？A. Q = DB. Q = ¬DC. Q = D'D. Q = ¬D'答案：A5. 一个4位二进制计数器可以计数的最大值是多少？A. 15B. 16C. 255D. 256答案：B6. 一个3线到8线解码器的输入线数和输出线数分别是多少？A. 3, 8B. 8, 3C. 3, 3D. 8, 8答案：A7. 以下哪个不是数字逻辑中的布尔代数基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 异或（XOR）答案：D8. 一个完整的二进制加法器可以处理的最大位数是多少？A. 1位B. 2位C. 3位D. 4位答案：B9. 一个JK触发器在J=0，K=1时的输出状态是什么？A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是什么？A. 同步计数器使用触发器B. 异步计数器使用触发器C. 同步计数器的时钟信号是同步的D. 异步计数器的时钟信号是异步的答案：C二、填空题（每题2分，共20分）1. 在数字逻辑中，一个3输入的与门可以表示为________。

答案：A∧B∧C2. 一个D触发器的输出Q与输入D的关系是________。

答案：Q = D3. 一个4位二进制计数器的计数范围是从________到________。

答案：0到154. 在数字电路中，一个2线到4线解码器的输出线数是________。

.数字逻辑考试题数字逻辑考试题(一)一、填空（共17分，每空1分）1. （1011.11）B =（ ） D =（ ）H2. （16）D =（ ）8421BCD 码。

3. 三态门的输出有 、 、 三种状态。

6. ABC C B A Y =),,( 的最简式为Y= 。

7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。

10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。

11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。

12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。

13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。

二、选择（共10分，每题1分）1. DE BC A Y +=的反函数为Y =（ ）。

A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅=3. 十进制数25用8421BCD 码表示为（ ）。

A. 10101B. 0010 0101C. 100101D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。

A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。

A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y =6. 三态门的逻辑值正确是指它有（ ）。

A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。

A. 在结构上只能由各种门电路组成B. 电路中不包含记忆（存储）元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（ ）。

数字逻辑期末考试A卷参考答案Company number【1089WT-1898YT-1W8CB-9UUT-92108】《数字逻辑》期末考试A卷参考答案一、判断题：下面描述正确的打‘√’，错误的打‘×’（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码[√ ]2、BCD码能表示0至15之间的任意整数 [× ]3、余3码是有权码 [× ]4、2421码是无权码[× ]5、二值数字逻辑中变量只能取值0和1，且表示数的大小[× ]6、计算机主机与鼠标是并行通信[× ]7、计算机主机与键盘是串行通信[√ ]8、占空比等于脉冲宽度除于周期[√ ]9、上升时间和下降时间越长，器件速度越慢[√ ]10、卡诺图可用来化简任意个变量的逻辑表达式 [× ]二、写出图中电路的逻辑函数表达式。

（每小题5分，共10分）1、F=A⊕B2、F=CDAB+三、选择题：（多选题，多选或少选不得分，每小题2分，共20分）四、填空题（每空1分，共20分）1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__ 位二进制数。

2、欲表示十进制的十个数码，需要__4__个触发器。

3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。

4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。

5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。

6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。

7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。

8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。

4、如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。

（ ）5、门电路的扇出是表示输出电压与输入电压之间的关系。

（ ）三、简答题（每题5分，共10分）1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统，并简述为什么会有这种转变。

2、采用CMOS 晶体管实现的“与非门”和“或非门”，哪个速度快？为什么？四、应用题（共70分）1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010，问在最多一位错的情况下发送端发送的码字是什么？（5分）2、用卡诺图化简下列函数：（5分） ()()15,14,13,2,1,012,11,10,5,4,3,,,d F ZY X W +=∑3、旅客列车分为特快A ，直快B 和慢车C ，它们的优先顺序为：特快、直快、慢车。

同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足上述要求的开车信号控制电路。

（10分）（1）列出真值表（5分）（2） 写出最简的输出逻辑表达式（5分）4、运用一个MSI 器件实现余3码向8421BCD 码的转换。

（10分）5、运用“圈到圈”逻辑设计思想，采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路（假定采用奇检验）。

（10分）1）作出状态/输出表（5分）。

2）说明它是Mealy 机还是Moore 机（2分）3）说明这个电路能对何种输入序列进行检测。

（3分）7、作“0101”序列检测器的Mealy 型状态表和Moore 型状态表。

凡收到输入序列为“0101”时，输出为1；并规定检测的“0101”序列不重叠。

典型输入输出序列如下：（10分） 输入X ：1 1 0 1 0 1 0 1 0 0 1 1 输出Z ：0 0 0 0 0 1 0 0 0 0 0 0 看下面的例子就清楚了：某序列检测器有一个输入端x 和一个输出端Z 。

输入端 x 输入一串随机的二进制代码，当输入序列中出现011时，输出Z 产生一个1输出，平时Z 输出0 。