习题4
4－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
解：图（a ）：1F AB =；2
F A B =；3F AB = 真值表如下表所示：
其功能为一位比较器。A>B 时，11F =；A=B 时，21F =；A
功能：一位半加器，1F 为本位和，2F 为进位。 图（c ）：1(0,3,5,6)(1,2,4,7)F M m =
=∑∏
真值表如下表所示：
功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。
图（d ）：1F AB =；2
F A B =；3F AB =
功能：为一位比较器，AB 时，3F ＝1
4－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为：
因此该电路是一个四选一数据选择器，其真值表如下表所示：
4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。真值表如下：
由此可得：1M =当时，33
232121010
Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨
=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。 完成格雷码至二进制的转换。
4－4 图P4－4是一个多功能逻辑运算电路，图中3S ,2S ,1S ,0S 为控制输入端。试列表说明电路在3S ,2S ,1S ,0S 的各种取值组合下F 与A,B 的逻辑关系。 解：3210()()F S AB S AB S B S B A =+⊕++，功能如下表所示，
两个变量有四个最小项，最多可构造42种不同的组合，因此该电路是一个能产生十六种函数的多功能逻辑运算器电路。
4－5 已知某组合电路的输出波形如图P4－5所示，试用最少的或非门实现之。 解：()(1,3,6,7)(0)()F ABC m A C A B φ=+=+++∑∑
电路图如下：
4－6 用逻辑门设计一个受光，声和触摸控制的电灯开关逻辑电路，分别用A,B,C 表示光，声和触摸信号，用F 表示电灯。灯亮的条件是：无论有无光，声信号，只要有人触摸开关，灯就亮；当无人触摸开关时，只有当无关，有声音时灯才亮。试列出真值表，写出输出函数表达式，并画出最简逻辑电路图。 解：根据题意，列出真值表如下：
由真值表可以作出卡诺图，如下图：
C AB 00 10 11 10 0 1 由卡诺
图得到它的逻辑表达式为：
由此的到逻辑电路为：
F AB C =+
4－7 用逻辑门设计一个多输出逻辑电路，输入为8421BCD 码，输出为3个检测信号。要求：
（1） 当检测到输入数字能被4整除时，1F ＝1。 （2） 当检测到输入数字大于或等于3时，2F ＝1。 （3） 当检测到输入数字小于7时，3F ＝1。 解：1()f ABCD CD =
4－8 用逻辑门设计一个两位二进制数的乘法器。
解：二进制乘法：设两个2位二进制数的乘法运算结果为：10103210()()A A A B B B P P PP ⨯= 电路图如下图所示：
4－9 设计一个全加（减）器，其输入为A,B,C 和X(当X ＝0时，实现加法运算；当X ＝1时，实现减法运算)，输出为S(表示和或差)，P （表示进位或借位）。列出真值表，试用3个异或门和3个与非门实现该电路，画出逻辑电路图。
解：根据全加器和全减器的原理，我们可以作出如下的真值表：
1 B 3 B
2 B 1 B 0
由真值表可以画出卡诺图，由卡诺图得出逻辑表达式，并画出逻辑电路图：
4－10 设计一个交通灯故障检测电路，要求红，黄，绿三个灯仅有一个灯亮时，输出F＝0；若无灯亮或有两个以上的灯亮，则均为故障，输出F＝1。试用最少的非门和与非门实现该电路。要求列出真值表，化简逻辑函数，并指出所有74系列器件的型号。
解：根据题意，我们可以列出真值表如下：
对上述的真值表可以作出卡诺图，由卡诺图我们可以得出以下的逻辑函数：
逻辑电路图如下所示：
4－11试用两片8线－3线优先编码器74LS148组成16线－4线优先编码器，画出逻辑电路图，说明其逻辑功能。
解：逻辑电路图如下：
逻辑功能：是一个16－4编码器。
4－12 （1）图P4－12为3个单译码逻辑门译码器，指出每个译码器的输出有效电平以及相应的输出二进制码，写出译码器的输出函数表达式。 （2）试画出与下列表达式对应的单译码器逻辑电路图。
①3210Y A A A A = ②3210Y A A A A = ③43210Y A A A A A = 解：对于（a ）图来说。3210Y A A A A = (b) 210Y A A A = (c) 3210Y A A A A = 对于（1）逻辑电路图为： （2）逻辑电路图如下图： （3）逻辑电路图如下图：
4－13 试用一片3－8译码器和少量逻辑门设计下列多地址输入的译码电路。
（1） 有8根地址输入线7A ~1A ,要求当地址码为A8H,A9H ,…,AFH 时，译码器输出为
0Y ~7Y 分别被译中，且地电平有效。
（2） 有10根地址输入线9A ～0A ，要求当地址码为2E0H,2E1H, …,2E7H 时，译码器输
出0Y ~7Y 分别被译中，且地电平有效。
解：（1）当122100A B E E E =,即75364210111,00,A A A A A A A A ==从000～111变化时07~Y Y 分别被译中，电路如下图所示：
（2）当122100A B E E E =，即97538432101111,000,A A A A A A A A A A ==从000～111变化时，
07~Y Y 分别被译中。电路如下图所示：
4－14 试用一片3－8译码器74LS138和少量的逻辑门实现下列多输出函数： （1）1F AB ABC =+ (2) 2F A B C =++ (3) 3F AB AB =+
1S =
