数字电路习题2

数字电子技术基础考题一、填空题：（每空3分，共15分）1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。

2．将2004个“1”异或起来得到的结果是（0 ）。

3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

4．TTL器件输入脚悬空相当于输入（高）电平。

5．基本逻辑运算有: （and ）、（not ）和（or ）运算。

6．采用四位比较器对两个四位数比较时，先比较（最高）位。

7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。

10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。

11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。

13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。

14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。

15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。

16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。

17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。

18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。

19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。

练习一、一、填空题1、 模拟信号是在时间上和数值上都是 变化 的信号。

2、 脉冲信号则是指极短时间内的 电信号。

3、 广义地凡是 规律变化的，带有突变特点的电信号均称脉冲。

4、 数字信号是指在时间和数值上都是 的信号，是脉冲信号的一种。

5、 常见的脉冲波形有，矩形波、 、三角波、 、阶梯波。

6、 一个脉冲的参数主要有 、tr 、 、T P 、T 等。

7、 数字电路研究的对象是电路的 之间的逻辑关系。

8、 电容器两端的电压不能突变，即外加电压突变瞬间，电容器相当于 。

9、 电容充放电结束时，流过电容的电流为0，电容相当于 。

10、 通常规定，RC 充放电，当t = 时，即认为充放电过程结束。

11、 RC 充放电过程的快慢取决于电路本身的 ，与其它因素无关。

12、 RC 充放电过程中，电压，电流均按 规律变化。

13、 理想二极管正向导通时，其端电压为0,相当于开关的 。

14、 在脉冲与数字电路中，三极管主要工作在 和 。

15、 三极管输出响应输入的变化需要一定的时间，时间越短，开关特性 。

16、 选择题1 若逻辑表达式F A B =+，则下列表达式中与F 相同的是（ ） A 、F A B = B 、F AB = C 、F A B =+2 若一个逻辑函数由三个变量组成，则最小项共有（ ）个。

A 、3 B 、4 C 、83 图9-1所示是三个变量的卡诺图，则最简的“与或式”表达式为（ ） A 、A B A C B C ++B 、A B BC AC ++ C 、AB BC AC ++4 下列各式中哪个是三变量A 、B 、C 的最小项（ ） A 、A B C ++ B 、A B C + C 、ABC 5、模拟电路与脉冲电路的不同在于( )。

A 、模拟电路的晶体管多工作在开关状态，脉冲电路的晶体管多工作在放大状态。

B 、模拟电路的晶体管多工作在放大状态，脉冲电路的晶体管多工作在开关状态。

C 、模拟电路的晶体管多工作在截止状态，脉冲电路的晶体管多工作在饱和状态。

数字电路与系统大工14秋《数字电路与系统》在线作业2一,单选题1. 把具有特定含义的二进制代码“翻译”成对应的输出信号的组合逻辑电路，称为（）。

A. 二进制译码器B. 十进制译码器C. 码制变换译码器D. 显示译码器?正确答案：A2. 74LS175是（）位集成寄存器。

A. 四B. 三C. 二D. 一?正确答案：A3. 下列哪项不属于集成触发器按照触发方式的分类？（）A. 电平触发器B. 脉冲触发器C. 时钟触发器D. 边沿触发器?正确答案：C4. 两个模N计数器级联，可实现（）的计数器。

A. 1B. N×NC. ND. 2N?正确答案：B5. 在实际应用中，可能出现多个输入信号同时有效的情况，这时，编码器要决定哪个输入有效，这可以通过（）来实现。

A. 二进制编码器B. 二-十进制编码器C. 普通编码器D. 优先编码器?正确答案：D6. 键盘输入8421BCD码编码器有（）个按键。

A. 2B. 4C. 8D. 10?正确答案：D二,多选题1. 下列关于显示器驱动电路的说法正确的是（）。

A. 半导体数码管可以用TTL集成电路直接驱动B. 半导体数码管可以用CMOS集成电路直接驱动C. 液晶显示器可以用TTL集成电路直接驱动D. 液晶显示器可以用CMOS集成电路直接驱动?正确答案：ABCD2. 按照是否有优先权编码，可将编码器分为哪些？（）A. 二进制编码器B. 二-十进制编码器C. 普通编码器D. 优先编码器?正确答案：CD3. 常用的数据选择器有哪些？（）A. 二选一B. 四选一C. 八选一D. 十六选一?正确答案：ABCD4. 下列哪些选项可能是数值比较器的输出？（）A. A>BB. A<BC. AD. B?正确答案：AB5. 组合逻辑电路中，用下列哪些来代表不同的状态？（）A. 0B. 1C. 2D. 3?正确答案：AB6. 组合逻辑电路设计通常以（）为目标。

A. 电路复杂B. 电路简单C. 所用器件不限数量D. 所用器件最少?正确答案：BD三,判断题1. 组合逻辑电路分析的任务是：对给定的逻辑电路图，找出电路的逻辑功能。

第二章 逻辑门电路集成逻辑门电路是组成各种数字电路的基本单元。

通过本章的学习，要求读者了解集成逻辑门的基本结构，理解各种集成逻辑门电路的工作原理，掌握集成逻辑门的外部特性及主要参数，掌握不同逻辑门之间的接口电路，以便于正确使用逻辑门电路。

第一节 基本知识、重点与难点一、基本知识（一） TTL 与非门 1．结构特点TTL 与非门电路结构，由输入极、中间极和输出级三部分组成。

输入级采用多发射极晶体管，实现对输入信号的与的逻辑功能。

输出级采用推拉式输出结构（也称图腾柱结构），具有较强的负载能力。

2．TTL 与非门的电路特性及主要参数 （1）电压传输特性与非门电压传输特性是指TTL 与非门输出电压U O 与输入电压U I 之间的关系曲线，即U O=f （U I ）。

（2）输入特性当输入端为低电平U IL 时，与非门对信号源呈现灌电流负载，1ILbe1CC IL R U U U I −−−=称为输入低电平电流，通常I IL ＝-1～1.4mA 。

当输入端为高电平U IH 时，与非门对信号源呈现拉电流负载，通常I IH ≤50μA 称为输入高电平电流。

（3）输入负载特性实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况。

若U i ≤U OFF ，则电阻的接入相当于该输入端输入低电平，此时的电阻称为关门电阻，记为R OFF 。

若U i ≥U ON ，则电阻的接入相当于该输入端输入高电平，此时的电阻称为开门电阻，记为R ON 。

通常R OFF ≤0.7K Ω，R ON ≥2K Ω。

（4）输出特性反映与非门带载能力的一个重要参数--扇出系数N O 是指在灌电流（输出低电平）状态下驱动同类门的个数IL OLmax O /I I N =其中OLmax I 为最大允许灌电流，I IL 是一个负载门灌入本级的电流（≈1.4mA ）。

N O 越大，说明门的负载能力越强。

（5）传输延迟时间传输延迟时间表明与非门开关速度的重要参数。

数字电路与逻辑设计测验二姓名：____________ 学号：____________ 成绩：____________一、填空： １、（10110）2=( )10=( )16（28）10=( )2=( )16 （56）10=（ ）8421BCD2、最基本的门电路是： 、 、 。

3、（11011)2 =（________）104、8421BCD 码的1000相当于十进制的数值 。

5、有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD 码时，它相当于十进制数 。

6、TTL 电路的电源电压为 V ， CMOS 电路的电源电压为 V 。

7、逻辑表达式中，异或的符号是 ，同或的符号是 。

8二、选择题1、 十进制数85转换为二进制数为（ ）A ．1001011B ．1010011C ．1100101D ．1010101 2、二进制数11011转换为十进制数为（ ）A ．32B ．27C ．64D ．128 3、下列各组数中，是6进制的是（ ）。

A ．14752B ．62936C ．53452D ．37481 4、 8421BCD 码110011．001表示十进制为（ ）A ．33.2B ．51.0125C ．63.2D ．51.2 5、在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10)57(6、“异或”逻辑与以下哪种逻辑是非的关系( )A ．“与”逻辑B ．“或”逻辑C ． “同或”逻辑 7、下列四个数中，最大的数是（ ） A 、（AF ）16 B 、（001010000010）8421BCDC 、（10100000）2D 、（198）108、下列关于异或运算的式子中，不正确的是（ ） A 、A ⊕A=0 B 、1=⊕A AC 、A ⊕0=AD 、A ⊕1=A9、十进制数25用8421BCD 码表示为（ ） A.10101 B.0010 0101 C.100101 D.11001 10、函数F=ABC+AB C +A B 的最简与或式是（ ） A.F=A+B B.F=A +C C.F=B+C D.F=B 11、 符合下面真值表的门电路是（ ）。

数字逻辑电路（二）一、单项选择题1．八进制（273）8中，它的第三位数2 的位权为___B___。

答案：B A．(128)10B．(64)10C．(256)10 D．(8)102. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。

A) 6 B) 7 C) 8 D) 51答案：B3. 在函数F=AB+CD的真值表中，F=1的状态有（）个。

A) 2 B) 4 C) 6 D) 7答案：D4．连续异或1985个1的结果是____B_____。

A．0B．1 C．不确定D．逻辑概念错误答案：B5．下列器件中，属于时序部件的是_____A_____。

答案：AA．移位寄存器B．译码器C．加法器D．多路选择器6.全高出低的电路是逻辑电路为( )。

A) “与非”门B) “与”门C)“或”门D) “或非”门答案：A7 组合逻辑电路的竞争-冒险是由于（）引起的。

答案：CA电路不是最简B．电路有多个输出C．电路中存在延迟D．电路使用不同的门电路8. 能实现从多个输入端中选出一路作为输出的电路称为（）。

答案：CA触发器B．计数器C．数据选择器D．译码器9. 可以用来暂时存放数据的器件是（）。

答案：BA计数器B．寄存器C．全加器D．序列信号检测器10. 在下列器件中，不属于时序逻辑电路的是（）。

答案：CA计数器B．移位寄存器C．全加器D．序列信号检测器二填空题1.N个输入端的二进制译码器，共有__2n___个输出端。

2.存储12位二进制信息需要___4____个触发器。

3. 时序逻辑电路由组合逻辑电路和触发器两部分组成。

4. 时序逻辑电路的功能表示方法有特性表、特性方程、状态图、波形图5时序逻辑电路按触发器时钟端的连接方式不同可以分为异步和同步两类。

6. 可以用来暂时存放数据的器件叫寄存器。

三、分析题1，设计一个三变量判偶电路，当输入变量A ，B ，C 中有偶数个1时，其输出为1；否则输出为0。

请列出真值表并写出逻辑函数，并用3/8线译码器74HC138和适当门电路实现该电路。

第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D ; =B +A B =A B +B C =A B C +A B =A +B A D2．若在编码器中有50个编码对象,则要求输出二进制代码位数为B 位; .6 C3.一个16选一的数据选择器,其地址输入选择控制输入端有 C 个; .2 C4.下列各函数等式中无冒险现象的函数式有 D ;A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++= 5．函数C B AB C A F ++=,当变量的取值为 A C D 时,将出现冒险现象; =C =1 =C =0 C.A =1,C =0 =0,B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A ;A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个; .2 C8．在下列逻辑电路中,不是组合逻辑电路的有 D ;A.译码器B.编码器C.全加器D.寄存器 9．八路数据分配器,其地址输入端有 C 个; .2 C 10．组合逻辑电路消除竞争冒险的方法有 A B ;A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码; .6 C12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器,应 A B C ;A.A ST =1,B ST =D ,C ST =0B. A ST =1,B ST =D ,C ST =DC.A ST =1,B ST =0,C ST =DD. A ST =D ,B ST =0,C ST =013．以下电路中,加以适当辅助门电路, A B 适于实现单输出组合逻辑电路;A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数Y =0101A A A A +,应使 A ; =D 2=0,D 1=D 3=1 =D 2=1,D 1=D 3=0 =D 1=0,D 2=D 3=1 =D 1=1,D 2=D 3=015．用三线-八线译码器74L S 138和辅助门电路实现逻辑函数Y =122A A A +,应 B ;A.用与非门,Y =765410Y Y Y Y Y YB.用与门,Y =32Y YC.用或门,Y =32Y Y +D.用或门,Y =765410Y Y Y Y Y Y +++++16.编码电路和译码电路中, B电路的输入是二进制代码A.编码B.译码C.编码和译码 17.组合逻辑电路输出状态的改变 AA.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关位输入的二进制编码器,其输出端有 C 位 A. 256 B. 128 C. 4 D. 3 19.对于四位二进制译码器,其相应的输出端共有 B个B. 16个C. 8个D. 10个20.在下列逻辑电路中,不是组合逻辑电路的有 DA.译码器B.编码器C.全加器 D .寄存器22.对于输出低电平有效的2—4线译码器来说要实现,Y=A B AB ''+的功能,应外加 D A.或门 B.与门 C.或非门 D.与非门 23.两片8-3线优先编码器74148可扩展成 A 线优先编码器; A. 16-4 B. 10-5 C. 16-8 D. 10-8 24.两片3-8线译码器74138可扩展成 A 线译码器; A. 4-16 B. 5-10 C. 8-16线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=001时,输出70~Y Y ''=C A.B.C.D.26.对于三位二进制译码器,其相应的输出端共有 C个B. 16个C. 8个D. 10个线-8线译码器74LS138处于译码状态时,当输入A 2A 1A 0=110时,输出70~Y Y ''=B A.B.C.D.28.具有3条地址输入线的选择器含B 条数据输入线;29.八选一数据选择器74LS151的地址线为011时,输出Y= CC. 3DD. 5D位半加器的输入和输出分别为B A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO31.半加器的求和的逻辑关系是DA.与非B.或非C.与或非D.异或32.优先编码器74LS148输入为—,输出为 、、;当使能输入,,时,输出应为 A33.在下列逻辑电路中,不是组合逻辑电路的有 C A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是 CA.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是A A.编码器 B.译码器 C.加法器 D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是 B A.编码器 B.译码器 C.数据选择器 D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为 B.3 C39. 用8选1数据选择器可设计的组合逻辑函数变量最大数为 C.3 C40. 用4片74148可扩展成的编码器是 D 线-3线 线-4线 线-5线 线-5线 41. 用4片74138可扩展成的译码器是 D 线-8线 线-16线 线-24线 线-32线42. 编码电路和译码电路中, A电路的输出是二进制代码;A. 编码B. 译码C. 编码和译码43. B 是构成组合逻辑电路的基本单元;A. 触发器B. 门电路C. 门电路和触发器44. 下列说法错误的是 C ;A. 74HC148的输入和输出均以低电平作为有效信号;B. 74HC138的输出以低电平作为有效信号;C. 7448的输出以低电平为有效信号;45. 对于3位二进制译码器,其相应的输出端共有 B 个;A. 3B. 8C. 6D. 1047. 两个1位二进制数A 和B 相比较,可以用 A 作为A > B 的输出信号Y A>B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A48. 两个1位二进制数A 和B 相比较,可以用 B 作为A < B 的输出信号Y A<B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A49. 两个1位二进制数A 和B 相比较,可以用 D 作为A = B 的输出信号Y A=B ;A. B A 'B. B A 'C. B A ⊕D. )('⊕B A50. 一个4选1数据选择器的地址端有 D 个;A. 8B. 1C. 3D. 251. 在8线－3线优先编码器74HC148中,扩展端EXY '的低电平输出信号表示 A ; A. “电路工作,但无编码输入” B. “电路工作,而且有编码输入”52．8线—3线优先编码器的输入为I 0—I 7 ,当优先级别最高的I 7有效时,其输出012Y Y Y ••的值是C ;A ．111 B. 010 C. 000 D. 10154．已知74LS138译码器的输入三个使能端E 1=1, E 2A = E 2B =0时,地址码A 2A 1A 0=011,则输出 Y 7 ～Y 0是 C ;A. B. 10111111 C. D. 56、半加器和的输出端与输入端的逻辑关系是 D A 、 与非 B 、或非 C 、 与或非 D 、异或57、 TTL 集成电路 74LS138 是３ / ８线译码器,译码器为输出低电平有效,若输入为A 2 A 1 A 0 =101 时,输出： 为B ;A . 00100000 B. C. D. 00000100 58、属于组合逻辑电路的部件是A ;A 、编码器B 、寄存器C 、触发器D 、计数器 59．以下错误的是Ba ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器二、判断题正确打√,错误的打×1.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效;×2.编码与译码是互逆的过程;√3.二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路;√4.液晶显示器的优点是功耗极小、工作电压低;√5.液晶显示器可以在完全黑暗的工作环境中使用;×6.半导体数码显示器的工作电流大,约10mA 左右,因此,需要考虑电流驱动能力问题;√7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动;√8.数据选择器和数据分配器的功能正好相反,互为逆过程;√9.用数据选择器可实现时序逻辑电路;×10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰;× 11．八路数据分配器的地址输入选择控制端有8个;×12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. × 13．译码器哪个输出信号有效取决于译码器的地址输入信号√14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关,,还与电路原来的状态有关;× 15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件;×三、填空题1．半导体数码显示器的内部接法有两种形式：共 阴 接法和共 阳 接法; 2．对于共阳接法的发光二极管数码显示器,应采用 低 电平驱动的七段显示译码器;3．消除竟争冒险的方法有修改逻辑设计 、 滤波电容 、 加入选通电路 4.优先编码器74L S 148输入为 —,输出为、、;当使能输入,,时,输出 应为____001_________;5、 4线－１０线译码器有 4个输入端, 10 个输出端, 6个不用的状态;6、 组合电路与时序电路的主要区别：7、74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A 2A 1A 0=110时,输出01234567Y Y Y Y Y Y Y Y 应为 ;8、驱动共阳极七段数码管的译码器的输出电平为 低 有效;四、设计与分析题1、用四输入数据选择器实现函数本题目只作为了解,不需掌握解：用代数法求;根据逻辑表达式,其有四个输入变量A、B、C、D,而四选一数据选择器只需两位地址代码和,若选A和B作为选择器的地址输入,A =、B =,余下的项可选作数据输入用;于是将表达式进行变换,变化成每项都含有A和B原变量和反变量组成的表达式;由此可知：D0=0 D1=D D2= D3=1根据得到的表达式可画出逻辑图2、用八选一数据选择器T576实现函数F;解：由于八选一数据选择器的地址输入通道选择信号有：A2 A1 A0三个;因此将ABC三个变量做地址输入信号,而D作为数据输入;因而实现函数F的关键是根据函数式确定数据输入D0 ～D7求数据输入D0～D7可以采用代数法也可采用卡诺图来求本题采用卡诺图法来求：1．首先分别画出函数和选择器的卡诺图如图5a、b;图b为取A、B、C作地址选择画出的选择器卡诺图,当ABC由000～111变化,其相应的输出数据为D0～D7,因此反映在卡诺图上相应的方格分别填入D0～D7,其余的一个变量D可组成余函数;对照图5a和b可确定D0～D7,其方法是：图b中D i对应于图a中的方格内全为1,则此D i= 1；反之,若方格内全为0,则D i= 0; 图b中D i对应于图a中的方格内有0也有1,则D i应为1格对应的输入变量的积之和此积之和式中只能含余下变量D;由此得Di为D0=0 D1=1 D2=1 D3=0 D4=1 D5=1 D6=0 D7=1其逻辑图如图6所示;3、用四选一数据选择器及门电路实现一位二进制全减运算;S i=4、如图所示为由八选一数据选择器实现的函数F; 1试写出F的表达式;2用3-8译码器74LS138及与非门实现函数F;解:12 FABCD=m0,1,2,3,5,7,8,105.写出右图所示电路输出信号Y的逻辑表达式,并说明其功能; 7分6.用8选1数据选择器74HC151产生逻辑函数Z＝A C′ D＋A′ B′ C D＋BC＋BC′ D′7分7分7.用译码器74LS138实现逻辑函数FA,B,C＝(1,2,3,5,6)m9.试设计一个监视交通信号灯工作状态,逻辑电路正常工作时,任何时刻必须有一盏灯亮,而其它点亮状态时,电路发生故障,这时要求能发出故障信号,要求采用四选一数据选择器74153来实现信号灯为红R、黄A、绿G7分10.设输入变量A、B、C、D,输出为F;当A、B、C、D有三个或三个以上为1时,输出为1,输入为其它状态时,输出为0;试用与非门设计四变量的多数表决电路;7分11.设8421BCD码对应的十进制数为X,当X ≤2,或≥7时电路输出F为高电平,否则为低电平;试设计该电路,并用与非门实现之;1列出真值表； 2试写出输出信号的逻辑表达式； 3画出逻辑电路图;7分12.试用8选1数据选择器74LS151产生逻辑函数Y=AB+BC+AC,写出分析过程,画出逻辑电路图;7分13.分析组合逻辑电路功能图中门电路为与非门;7分1输出逻辑函数式；2真值表；3功能判断;14. 设计一个判断输入的3位代码能否被3整除的电路,用译码器74138实现,可适当加门电路;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;15. 设计一个3人表决电路,A具有一票否决权,用2输入端四或非门7402实现;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;16. 设计一个判断输入的4位代码能否被3整除的电路,用译码器74151实现;7分1逻辑抽象及真值表；2逻辑函数式；3形式变换;4逻辑电路图;17. 分析下图电路,写出输出Z 的逻辑函数式;74HC151为8选1数据选择器,输出的逻辑函数式为+''+'+''+''+'''=)()()()()(01240123012201210120A A A D A A A D A A A D A A A D A A A D Y )()()(012701260125A A A D A A A D A A A D +'+';18. 试画出用3线－8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图;⎩⎨⎧'+''==CAB C B Y AC Y 2119. 试用4选1数据选择器74HC153产生逻辑函数BC C A C B A Y +''+''=;20. 试用8选1数据选择器74HC151产生逻辑函数C B A C B A AC Y ''+''+=;21．试用3线—8线译码器74LS138和门电路实现下列函数;8分ZA 、B 、C=AB+A C解：Z A 、B 、C =AB +A C =ABC +C +A CB +B=ABC +AB C +A BC +A B C = m1+ m3+ m6+ m7=7 6 3 1 m m m m •••22、用如图所示的8选1数据选择器74LS151实现下列函数;8分 YA,B,C,D=Σm1,5,6,7,9,11,12,13,14ST AY 7 Y 5Y 6Y 4 Y 3 Y 2 Y 1 Y 0 ST CST B A 0A 1 A 274LS138 ST AY 7Y 5Y 6Y 4 Y 3Y 2Y 1 Y 0 ST CST BA 0A 1 A 2 74LS138 CB A“1”&Z解：23．有一水箱,由大、小两台水泵M L 和M S 供水,如图所示;水箱中设置了3个水位检测元件A 、B 、C;水面低于检测元件时,检测元件给出高电平；水面高于检测元件时,检测元件给出低电平;现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作;试用74LS138加上适当的逻辑门电路控制两台水泵的运行;74LS138的逻辑功能表输 入输 出S 1 32S SA 2 A 1 A 0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y0 X X X X 1 1 1 1 1 1 1 1 X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 01 1 11 1 1 1 1 1 1 01． 解：1输入A 、B 、C 按题中设定,并设输出M L ＝1时,开小水泵 M L ＝0时,关小水泵 M S ＝1时,开大水泵 M S ＝1时,关大水泵； 2根据题意列出真值表：A B C M L M S 0 0 0 0 0 0 0 1 0 1 0 1 0 × × 0 1 1 1 0 1 0 0 × × 1 0 1 × × 1 1 0 × × 111113由真值表化简整理得到：ABC C AB BC A C B A B M L +++==76327632m m m m m m m m M L •••=+++=C B A ABC C AB C B A C B A C B A M S ++++=+=7654176541m m m m m m m m m m M S ••••=++++=4令A=A,B=B,C=C,画出电路图：1“0101” “1111” “1111” 2“0110”时复位24．分析如下74LS153数据选择器构成电路的输出逻辑函数式;4分解：A AB B A F =+=25．试用图示3线－8线译码器74LS138和必要的门电路产生如下多输出逻辑函数;要求：1写出表达式的转换过程6分；2在给定的逻辑符号图上完成最终电路图;6分⎪⎩⎪⎨⎧+=++=+=C B A C B Y BC C B A C B A Y BC AC Y 321 解：FA BYD 0 D 1 D 2 D 3A 1 A 0 5403743127531m m m Y m m m m Y m m m Y ••=•••=••=。

思考题：题2.1.1 答：肖特基二极管（SBD）、分流。

题2.1.2 答：基区、滞后。

题2.1.3 答：（A)、（B) 。

题2.1.4 答：对。

题2.2.1 答：A、B。

题2.2.2 答：C、D。

题2.2.3 答：4ns。

题2.2.4 答：（A）、（C）、。

题2.2.5 答：降低、降低。

题2.2.6 答：0、1和三态题2.2.7 答：若一个输出高电平，另一个输出低电平时，会在T4和T5间产生一个大电流，烧毁管子。

OC门“线与”在输出接一电阻和一5-30V电源电压。

题2.2.8 答：能、分时。

题2.2.9 答：1. 为了缩短传输延迟时间，电路中使用肖特基管和有源泄放电路，另外，还将输入级的多发射极管改用SBD代替，由于SBD没有电荷存储效应，因此有利于提高电路的工作速度。

电路中还接入了D3和D4两个SBD，当电路的输出端由高电平变为低电平时，D4经T2的集电极和T5的基极提供了一条通路，一是为了加快负载电容的放电速度，二是为了加速T5的导通过程。

另外，D3经T2的集电极为T4的基极提供了一条放电通路，加快了T4的截止过程。

2. 为降低功耗，提高了电路中各电阻的阻值，将电阻R5原来接地的一端改接到输出端，以减小T3导通时电阻R5上的功耗。

题2.3.1 答：A。

题2.3.2 答：A。

题2.3.3 答：A。

题2.3.4 答：导通。

题2.3.5 答：B、C。

思考题：题2.4.1 答：（A）分流。

题2.4.2 答：(B) 内部电阻和容性负载。

题2.4.3 答：(B) 3.3V；（C）5V；(D) 30V。

题2.4.4 答：CMOS反相器和CMOS传输门。

题2.4.5 答：加入缓冲器保证输出电压不抬高或者降低，正逻辑变负逻辑或者相反，与非变成或非，或者或非变为与非。

题2.4.6 答：（C）低、高。

题2.4.7答：（A) OD门；(B) OC门；（C）三态门。

16题2.4.8 答：（A)驱动大负载；(B)电平移位。

课题一组合逻辑电路任务 1 逻辑门电路的识别和应用一、填空题1.与逻辑； Y=A ·B2.或逻辑； Y=A+B3.非逻辑； Y=4.与运算；或运算；非运算5.低电平6.输入电压 Vi ；输出电压 Vo7. 3.6V；0.3V8.输出端并；外接电阻 R；线与；线与；电平9.高电平；低电平；高阻态10.CMOS11.非门；非门二、选择题1. A2. C3. C4. D5. C6. A7. B8. B9. B10.A11.B12.B13.A三、简答题1. Y1：Y2：2.真值表逻辑函数式Y=ABC 3.真值表逻辑表达式Y1=ABY2=Y3= A+B逻辑符号4.5.任务 2 组合逻辑电路的分析和设计一、填空题1.高电平；低电平2.输入逻辑变量的各种可能取值；相应的函数值排列在一起3.逻辑变量；与；或；非4.两输入信号；异或门电路5.代数；卡诺图6.A+B+C ；A；A7.（ 1） n； n；（2）原变量；反变量；一；一8.与或式； 1； 09.组合逻辑电路；组合电路；时序逻辑电路；时序电路10.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1.×2.√3.√4.√5.×6.√7.×四、简答题1.略2.（ 1） Y=A+ B（2）Y=AB + A B(3)Y=ABC+A + B +C+D=A + B +C+D3. (1)Y=A B C+ABC+ABC+ABC= A C+AC(2) Y= A CD+A B D + D+ACDAB(3)Y=C+ AB+AB4.状态表逻辑功能：相同出1，不同出 0逻辑图5.（ a）逻辑函数式Y=AB+ A B真值表逻辑功能：相同出1，不同出 0（b）逻辑函数式 Y=AB+BC+AC真值表逻辑功能：少数服从多数电路，即三人表决器。

6.Y=A ABC +B ABC +C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。

枣庄学院2011——2012学年度第一学期《数字电路》考试试卷（B卷）（考试时间：150分钟考试方式：开卷）考试内容1．判断题正确的在括号内记“√”，错误的记“X”（共10分，每题1分）1）“0”的补码只有一种形式。

（）2）卡诺图中，两个相邻的最小项至少有一个变量互反。

（）3）用或非门可以实现3种基本的逻辑运算。

（）4）三极管饱和越深，关断时间越短。

（）5）在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。

（）6）多个三态门电路的输出可以直接并接，实现逻辑与。

（）7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。

（）8）采用奇偶校验电路可以发现代码传送过程中的所有错误。

（）9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。

（）10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。

（）二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。

共10分）1．不能将减法运算转换为加法运算。

（）A．原码B．反码C．补码2．小数“0”的反码可以写为。

（）A．0.0...0 B．1.0...0 C．0.1...1 D．1.1 (1)3.逻辑函数F=A⊕B和G=A⊙B满足关系。

（）A．F=G B．F’＝G C．F’＝G D．F＝G⊕14．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为。

（ ）A ．J ＝K ＝0B ．J ＝K ＝1C ．J ＝1，K ＝0D ．J ＝0，K ＝15．设计一个同步10进制计数器，需要触发器。

（ ） A ．3个 B ．4个 C ．5个 D ．10个三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。

（10分）四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。

枣庄学院2011——2012学年度第一学期《数字电路》考试试卷（B卷）（考试时间：150分钟考试方式：开卷）考试内容1．判断题正确的在括号内记“√”，错误的记“X”（共10分，每题1分）1）“0”的补码只有一种形式。

（）2）卡诺图中，两个相邻的最小项至少有一个变量互反。

（）3）用或非门可以实现3种基本的逻辑运算。

（）4）三极管饱和越深，关断时间越短。

（）5）在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。

（）6）多个三态门电路的输出可以直接并接，实现逻辑与。

（）7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。

（）8）采用奇偶校验电路可以发现代码传送过程中的所有错误。

（）9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。

（）10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。

（）二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。

共10分）1．不能将减法运算转换为加法运算。

（）A．原码B．反码C．补码2．小数“0”的反码可以写为。

（）A．0.0...0 B．1.0...0 C．0.1...1 D．1.1 (1)3.逻辑函数F=A⊕B和G=A⊙B满足关系。

（）A．F=G B．F’＝G C．F’＝G D．F＝G⊕14．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为。

（ ）A ．J ＝K ＝0B ．J ＝K ＝1C ．J ＝1，K ＝0D ．J ＝0，K ＝15．设计一个同步10进制计数器，需要触发器。

（ ） A ．3个 B ．4个 C ．5个 D ．10个三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。

（10分）四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。

项目二八人抢答器的设计与制作主要知识点：1.掌握LED数码显示器及其译码驱动器的工作原理和使用方法。

特别是LC5011和CD4511的正确使用方法。

2.掌握变量译码器的逻辑功能及使用方法。

会利用变量译码器的使能端实现译码器功能扩展；会利用变量译码器实现组合逻辑函数功能。

重点掌握74LS138，74LS139，74LS42的逻辑功能及应用。

3.掌握编码器逻辑功能及使用方法。

重点掌握74LS148，74LS147。

4.掌握73LS373逻辑功能和使用方法。

5.正确理解八人抢答器的工作原理和实现方法。

6．掌握组合逻辑电路的特点。

一、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

（）2.编码与译码是互逆的过程。

（）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。

（）4.液晶显示器的优点是功耗极小、工作电压低。

（）5.液晶显示器可以在完全黑暗的工作环境中使用。

（）6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。

（）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

（）8.数据选择器和数据分配器的功能正好相反，互为逆过程。

（）9.用数据选择器可实现时序逻辑电路。

（）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。

（）11.扇出系数N越大，说明逻辑门的负载能力越强。

（）12.逻辑门的平均传输延迟时间越大，说明该门的开关速度越高。

（）13.TTL与非门的闲置输入端必须接地。

（）14.TTL或非门的闲置输入端必须接低电平。

（）15.TTL与或非门的一个与门的所有输入端都悬空时，不会影响其他输入端信号的传输。

（）16.除三态门有三个状态外，其他逻辑门均只有两个状态。

（）17.在使用中，不允许将一个逻辑门的输出直接接地或接正电源。

（）18.评价一个逻辑门性能的优劣，只要看其开关速度的高低就行了。

一、选择题（每小题1.5分）第一章：1. 带符号位二进制数10011010的反码是（ ）。

A. 11100101B. 10011010C. 10011011D. 111001102. 十进制数5对应的余3码是（ ）。

A. 0101B. 1000C. 1010D. 11003. 二进制代码1011对应的格雷码是（ ）。

A. 1011B. 1010C. 1110D. 0001第二章：1. 下列公式中哪一个是错误的？ （ ）A. A A 0=+B. A A A =+C. B A )B A ('+'='+D. )C A )(B A (BC A ++=+2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ）A. B A ''B. C B A +'+'C.ABCD. C B '+'3. 下列函数中不等于A 的是（ ）。

A. A ＋1B. A ＋AC. A ＋ABD. A （A ＋B ）4. 在逻辑代数的加法运算中，1＋1＝（ ）。

A. 2B. 1C. 10D. 05. A ⊕1＝（ ）。

A. AB. 1C. A 'D. 06. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（）。

A. 3 B. 8 C. 14 D. 167. 下列函数中等于AB 的是（ ）。

A. （A ＋1）BB. （A ＋B ）BC. A ＋ABD. A （AB ）8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。

A. 3B. 10C. 1024D. 6009. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。

A. 3B. 4C. 10D. 75第三章：1. 采用漏极开路输出门电路（OD 门）主要解决了（ ）。

A. CMOS 门不能相“与”的问题B. CMOS 门的输出端不能“线与”的问题C. CMOS 门的输出端不能相“或”的问题2. 下列哪个特点不属于CMOS 传输门？（ ）A. CMOS 传输门属于双向器件。

试题2(含答案)(考试形式：闭卷，考试时间：120分钟)1、数制转换：(39)io = (_10011—)2=(_47_)8=(_27_)16。

2、已知带符号数X 的8位二进制原码为10011100 ,则X 的反码为11100011,补码为 11100100_, X 的值为(_-28 丄 10。

3、若各门电路的输入均为A 和B ，且A=1，B=0。

则或门的输出为__1_，与非门的 输出为 1，同或门的输出为 _________ 。

4、如果对17个符号进行二进制编码，则至少要 _ 5 ______ 位二进制数码5、TTL 器件输入脚悬空相当于输入( —高—)电平。

& N 个触发器最多可以组成—2N—进制的计数器。

7、 一个4K X 8位的ROM 有—12—根地址线，有_8—根数据读出线。

8、 S R 触发器的特性方程为_Q=S+RQ 一约束条件为—SR=0—。

9、 四位环形计数器的有效状态有_4_个,无效状态有—12_个。

10、不仅考虑两个__本位 _____ 相加，而且还考虑来自 —低位进位 _______ 相加的运算电路，称为全加器。

、 某逻辑函数Y=(A+B) 'C,它的反函数丫应是()。

(A) (A '+B)'+C' (B) (A'B)'C'(C) (A 'B)C ' (D) (A ')'+C'3、 某逻辑函数Y=A(B+C 它的对偶式Y D 为()。

(A) A ，(B C) '(B) A+(BC ) (C) A ，(BC ) (D) A+(BC )，4、 以下电路中，具有脉冲鉴幅能力的电路是()。

(A) JK 触发器(B) 多谐振荡器(C)施密特触发器(D)单稳态触发器5、 74HC138是3线一8线译码器，译码为输出低电平有效，若输入为 A 2A 1A 0=100时, 输出 Y 7 Y 6 丫5 Y 4 丫3 Y 2 Y 1 Y 0 应为()。

国家开放大学《数字电子电路》形考作业2试题"题目1：由组合逻辑电路的功能特点可知，任意时刻电路的输出( )。

: 仅取决于电路过去的输出状态; 与该时刻输入状态和电路过去的输出状态均有关; 仅取决于该时刻的输入状态""题目2：下列消除竞争冒险的方法中，( )是错的。

: 引入时钟脉冲; 在逻辑设计时增加冗余项; 接入滤波电容""题目3：普通二进制编码器的输入变量中，任何时刻( )。

: 均可多个被编对象有输入，但只对优先级别最高的进行编码; 仅有一个被编对象有输入，其他均没有输入; 均可多个被编对象有输入，它们共同确定编码结果""题目4：三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（）是错误的。

: 图（c）; 图（b）; 图（a）""题目5：下列三个逻辑电路框图中，（）是译码器。

: 图c; 图a; 图b""题目6：16选1数据选择器应该有( )个数据输入端。

: 16; 8; 4""题目7：由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态( )。

: 仅取决于现在的输出状态; 不仅取决于输入信号，还与输入信号作用前的现态有关; 仅取决于电路的输入信号""题目8：主从触发器在每个CP脉冲周期，( )。

: 主触发器的输出状态可能改变多次，但从触发器只能改变一次; 主触发器只能改变一次，但从触发器的输出状态可能改变多次; 主触发器和从触发器的输出状态都只能改变一次""题目9：由RS触发器的真值表可知，它的状态方程和约束条件是（）。

"题目10：为了把串行输入的数据转换成并行输出的数据，可以使用( )。

: 数据选择器; 移位寄存器; 计数器""题目11：与同步时序电路相比，异步时序电路的主要缺点是( )。

数字电路习题及参考答案2单项选择题1.下列电路属于组合逻辑电路的是（）。

A、全加器B、寄存器C、计数器D、触发器答案：A2.若所设计的编码器是将31 个一般信号转换成二进制代码，则输出应是一组N=（）位的二进制代码。

A、3B、4C、5D、6答案：C3.对TTL与非门多余输入端的处理，不能将它们（）。

A、与有用端连在一起B、悬空C、接高电平D、接地答案：D4.如果要判断两个二进制数的大小或相等，可以使用（）电路。

A、译码器B、编码器C、数据选择器D、数据比较器答案：D5.主从JK触发器是在（）。

A、CP下降沿触发B、CP上升沿触发C、CP=1的稳态下触发D、与CP无关答案：A6.当优先编码器的几个输入端（）出现有效信号时，其输出端给出优先权较高的输入信号的代码。

A、同时B、先后C、与次序无关答案：A7.多位数值比较器比较两数大小顺序是（）。

A、自高而低B、自低而高C、两种顺序都可以D、无法判断答案：A8.在大多数情况下，对于译码器而言（）。

A、其输入端数目少于输出端数目B、其输入端数目多于输出端数目C、其输入端数目与输出端数目几乎相同答案：A9.将BCD代码翻译成十个对应的输出信号的电路有（）个输入端。

A、3B、4C、5D、6答案：B10.下列选项不能消除竞争冒险的是（）。

A、接入滤波电容B、引入选通脉冲C、改变输入信号D、修改逻辑设计答案：C11.同步触发器的同步信号为零时，现态为1，次态为（）。

A、无法确定B、0C、1D、以上说法都不对答案：C12.对同一逻辑门电路，分别用正逻辑与负逻辑表示，则满足（）关系。

A、对偶B、互非C、相等D、无任何关系答案：A13.由与非门构成的基本R、S触发器输入端，则约束条件为（）。

A、RS=1B、R+S=0C、RS=0D、R+S=1答案：C14.下列电路中，不属于组合逻辑电路的是（）。

A、译码器B、计数器C、编码器D、数据分配器答案：B15.32位输入的二进制编码器，其输出端有（）位。