S3C2410典型内核(ARM920T)结构图
- 格式:doc
- 大小:54.00 KB
- 文档页数:2
S3C2440芯片内部结构首先是ARM920T内核,它是S3C2440芯片的核心部分,负责执行指令和进行数据计算。
ARM920T是ARM9系列的一款高性能内核,具有5级流水线结构,支持高级数据处理指令和多种存储器接口。
它的内置缓存和分支预测机制可以提高执行效率,充分发挥芯片的计算能力。
其次是外设控制器,S3C2440芯片内置了多个外设控制器,包括UART串口、SPI、I2C总线、USB等接口,以及LCD控制器、触摸屏控制器、MMC/SD卡控制器等功能模块。
这些控制器可以与各种外部设备进行通信和数据交互,为系统提供了丰富的接口和功能。
存储器接口是S3C2440芯片与外部存储器之间的桥梁,它可以连接闪存、SDRAM、NAND Flash等不同类型的存储器。
通过存储器接口,芯片可以读写存储器中的数据,并进行程序的存储和执行。
S3C2440提供了高速的存储器控制器和多种存储器接口,可以满足不同应用场景的需求。
时钟和电源管理模块是S3C2440芯片的核心组成部分,它负责提供系统时钟和电源管理功能。
时钟管理模块可以根据需要设置系统的工作频率,提供外设时钟和CPU时钟等。
电源管理模块可以对芯片的功耗进行控制,实现节能和延长电池寿命。
除了上述主要模块外,S3C2440芯片还具有其他辅助功能,如中断管理、DMA控制、中央处理器监视器等。
中断管理模块可以对外部中断信号进行处理,实现系统的实时响应。
DMA控制模块可以实现高速数据传输,减轻CPU负担。
中央处理器监视器模块可以对系统进行监控和调试,提高系统的可靠性和稳定性。
总结起来,S3C2440芯片的内部结构包括ARM920T内核、外设控制器、存储器接口、时钟和电源管理等模块。
这些模块相互协作,共同完成系统的计算、通信、存储和控制等任务。
有了这些丰富的硬件资源和功能,S3C2440芯片可以满足不同应用领域的需求,为嵌入式系统的开发和应用提供了良好的支持。
ARM微处理器 S3C2410的简介1.1 ARM微处理器的介绍1)ARM微处理器的工作状态和工作模式从编程的角度看,ARM微处理器的工作状态有两种,可在两种状态之间切换:第一种为ARM状态,此时处理器执行32位的字对齐的ARM指令;第二种为Thumb状态,此时处理器执行16位的、半字对齐的Thumb指令。
2)ARM微处理器支持7种运行模式,分别为:用户模式(USR):ARM处理器正常程序执行的模式。
快速中断模式( FIQ ):用于高速数据传输或通道处理用于快速中断服务程序。
当处理器的快速中断请求引脚有效,且CPSR(6位)中F位为0时(开中断),会产生FIQ异常。
外部中断模式( IRQ ):用于通用的中断处理,当处理器的外部中断请求引脚有效,且CPSR(7位)中I位为0时(开中断),会产生IRQ异常。
系统的外设可通过该异常请求中服务。
特权模式或管理员模式(SVE):操作系统使用的保护。
执行软件中断SWI 指令和复位指令时,就进入管理模式,在对操作系统运行时工作在该模式下。
1.2 S3C2410微处理器1.2.1 概述S3C2410是韩国三星公司的一款基于ARM920T内核的16/32位RISC嵌入式微处理器,主要面向手持设备以及高性价比,低功耗的应用。
运行的频率可以达到203MHz。
ARM920T核由ARM9TDMI,存储管理单元(MMU)和高速缓存三部分组成。
其中MMU可以管理虚拟内存,高速缓存由独立的16KB地址和16KB数据高速Cache 组成。
ARM920T有两个协处理器:CP14和CP15。
CP14用于调试控制,CP15用于存储系统控制以及测试控制。
ARM920T体系结构框图图2-1 ARM920T体系结构框图1.2.2 S3C2410微处理器的结构S3C2410内部结构原理内部原理框图如下:图2-2S3C2410内部结构原理ARM 微处理器中共定义了37个编程可见寄存器,每个寄存器的长度均为32位。
S3C2410典型内核(ARM920T)结构图
专业资料工程科技信
S3C2410典型内核(ARM920T)结构图
S3C2410典型内核(ARM920T)结构图
MMU:(Memory Management Unit)内存处理单元:它负责虚拟地址到物理地址的映射,并提供硬件机制的内存访问权限检查。
CACHE:高速缓冲处理器:在主存和CPU通用寄存器之间设置一个高速的、容量相对较小的存储器,把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器,供CPU在一段时间内使用,这对提高程序的运行速度有很大的作用。
TLB(Translation Lookaside Buffers, TLB):使用一个高速、容量相对较小的存储器来存储近期用到的页表条目,以避免每次地址转换时都到主存区查找,这样可以大幅度的提高性能。
这个存储器用来帮助快速地进行地址转换,称为“转译查找缓存”
VA(Virtual Address)虚拟地址:
MVA(Modified Virtual Address)变换后的虚拟地址:
PA(Physical Address)物理地址:
没启动MMU时,CPU核、cache、MMU、外设等所有部件使用的都是物理地址;
启动MMU时,CPU核对外发出虚拟地址VA;VA被转换成MVA供cache、MMU使用,在这里MVA被转换成PA;最后使用PA读写实际设备;
1。
S3C2410典型内核(ARM920T)结构图
MMU:(Memory Management Unit)内存处理单元:它负责虚拟地址到物理地址的映射,并提供硬件机制的内存访问权限检查。
CACHE:高速缓冲处理器:在主存和CPU通用寄存器之间设置一个高速的、容量相对较小的存储器,把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器,供CPU在一段时间内使用,这对提高程序的运行速度有很大的作用。
TLB(Translation Lookaside Buffers, TLB):使用一个高速、容量相对较小的存储器来存储近期用到的页表条目,以避免每次地址转换时都到主存区查找,这样可以大幅度的提高性能。
这个存储器用来帮助快速地进行地址转换,称为“转译查找缓存”
VA(Virtual Address)虚拟地址:
MVA(Modified Virtual Address)变换后的虚拟地址:
PA(Physical Address)物理地址:
没启动MMU时,CPU核、cache、MMU、外设等所有部件使用的都是物理地址;
启动MMU时,CPU核对外发出虚拟地址VA;VA被转换成MVA供cache、MMU使用,在这里MVA被转换成PA;最后使用PA读写实际设备;。