吸电流、拉电流、灌电流、上下拉电阻、高阻态分析(转)
- 格式:doc
- 大小:44.00 KB
- 文档页数:12
拉电流与灌电流1、概念拉电流和灌电流是衡量电路输出驱动能力(注意:拉、灌都是对输出端而言的,所以是驱动能力)的参数,这种说法一般用在数字电路中。
这里首先要说明,芯片手册中的拉、灌电流是一个参数值,是芯片在实际电路中允许输出端拉、灌电流的上限值(允许最大值)。
而下面要讲的这个概念是电路中的实际值。
由于数字电路的输出只有高、低(0,1)两种电平值,高电平输出时,一般是输出端对负载提供电流,其提供电流的数值叫“拉电流”;低电平输出时,一般是输出端要吸收负载的电流,其吸收电流的数值叫“灌(入)电流”。
对于输入电流的器件而言:灌入电流和吸收电流都是输入的,灌入电流是被动的,吸收电流是主动的。
如果外部电流通过芯片引脚向芯片内‘流入'称为灌电流(被灌入);反之如果内部电流通过芯片引脚从芯片内‘流出’称为拉电流(被拉出)2、为什么能够衡量输出驱动能力当逻辑门输出端是低电平时,灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低电平就越高。
由三极管输出特性曲线也可以看出,灌电流越大,饱和压降越大,低电平越大。
然而,逻辑门的低电平是有一定限制的,它有一个最大值UOLMAX.在逻辑门工作时,不允许超过这个数值,TTL 逻辑门的规范规定UOLMAX ≤0.4~0.5V.所以,灌电流有一个上限.当逻辑门输出端是高电平时,逻辑门输出端的电流是从逻辑门中流出,这个电流称为拉电流。
拉电流越大,输出端的高电平就越低.这是因为输出级三极管是有内阻的,内阻上的电压降会使输出电压下降。
拉电流越大,输出端的高电平越低。
然而,逻辑门的高电平是有一定限制的,它有一个最小值UOHMIN。
在逻辑门工作时,不允许超过这个数值,TTL 逻辑门的规范规定UOHMIN ≥2。
4V.所以,拉电流也有一个上限。
可见,输出端的拉电流和灌电流都有一个上限,否则高电平输出时,拉电流会使输出电平低于UOHMIN;低电平输出时,灌电流会使输出电平高于UOLMAX。
上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!“电阻同时起限流作用”!下拉同理!2、上拉是对器件注入电流,下拉是输出电流3、弱强只是上拉电阻的阻值不同,没有什么严格区分4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、拉电阻作用1、一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。
2、数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!3、一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:比如:“当一个接有上拉电阻的端口设为输入状态时,他的常态就为高电平,用于检测低电平的输入”。
4、上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流,下拉电阻是用来吸收电流的,也就是我们通常所说的灌电流5、接电阻就是为了防止输入端悬空6、减弱外部电流对芯片产生的干扰7、保护cmos内的保护二极管,一般电流不大于10mA8、通过上拉或下拉来增加或减小驱动电流9、改变电平的电位,常用在TTL-CMOS匹配10、在引脚悬空时有确定的状态11、增加高电平输出时的驱动能力。
12、为OC门提供电流三、上拉电阻应用原则1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3。
5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
看来很多网友都搞不清灌电流和拉电流的概念,下面就此解释一下,希望看过本文后不再就此困扰。
一个重要的前提:灌电流和拉电流是针对端口而言的。
名词解释——灌:注入、填充,由外向内、由虚而实。
渴了,来一大杯鲜榨橙汁,一饮而尽,饱了,这叫“灌”。
灌电流(sink current),对一个端口而言,如果电流方向是向其内部流动的则是“灌电流”,比如一个IO通过一个电阻和一个LED连接至VCC,当该IO输出为逻辑0时能不能点亮LED,去查该器件手册中sink current参数。
名词解释——拉:流出、排空,由内向外,由实而虚。
一大杯鲜橙汁喝了,过会儿,憋的慌,赶紧找卫生间,一阵“大雨”,舒坦了,这叫“拉”。
拉电流(sourcing current),对一个端口而言,如果电流方向是向其外部流动的则是“拉电流”,比如一个IO通过一个电阻和一个LED 连至GND,当该IO输出为逻辑1时能不能点亮LED,去查该器件手册中sourcing current参数。
/viewthread.php?tid=219138&highlight=%2Byez hubenyue单片机输出低电平时,将允许外部器件,向单片机引脚内灌入电流,这个电流,称为“灌电流”,外部电路称为“灌电流负载”(sink current)单片机输出高电平时,则允许外部器件,从单片机的引脚,拉出电流,这个电流,称为“拉电流”,外部电路称为“拉电流负载“(source current)这些电流一般是多少?最大限度是多少?这就是常见的单片机输出驱动能力的问题。
分析一下TTL 的输入特性,就可以发现,51 单片机基本上就没有什么驱动能力。
它的引脚,甚至不能带动当时的LED 进行正常发光。
记得是在AT89C51 单片机流行起来之后,做而论道才发现:单片机引脚的能力大为增强,可以直接带动LED 发光了。
看看下图,图中的D1、D2 就可以不经其它驱动器件,直接由单片机的引脚控制发光显示。
什么是上拉电阻?上拉电阻和下拉电阻都是电阻元器件,所谓上拉电阻就是接电源正极,下拉的就是接负极或地。
上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。
下拉同理,也是将不确定的信号通过一个电阻钳位在低电平。
那么,上拉电阻和下拉电阻的用处和区别分别又是什么呢?一、上拉电阻和下拉电阻是什么上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。
而下拉电阻是直接接到地上,接二极管的时候电阻末端是低电平,将不确定的信号通过一个电阻钳位在低电平。
上拉是对器件输入电流,下拉是输出电流;强弱只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提供电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、上拉电阻和下拉电阻的用处和区别上拉电阻和下拉电阻二者共同的作用是:避免电压的“悬浮”,造成电路的不稳定。
上拉电阻:1、概念:将一个不确定的信号,通过一个电阻与电源VCC相连,固定在高电平;2、上拉是对器件注入电流,灌电流;3、当一个接有上拉电阻的IO端口设置为输入状态时,它的常态为高电平。
下拉电阻:1、概念:将一个不确定的信号,通过一个电阻与地GND相连,固定在低电平;2、下拉是从器件输出电流,拉电流;3、当一个接有下拉电阻的IO端口设置为输入状态时,它的常态为低电平。
上拉是对器件注入电流,下拉是输出电流,弱强只是上拉电阻的阻值不同,没有什么严格区分,对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
由此可见,电源到器件引脚上的电阻叫上拉电阻,作用是平时使用该引脚为高电平;地(GND)到器件引脚的电阻叫下拉电阻,作用是平时使该引脚为低电平。
吸电流、拉电流输出、灌电流输出拉即泄,主动输出电流,从输出口输出电流;灌即充,被动输入电流,从输出端口流入;吸则是主动吸入电流,从输入端口流入。
吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流;区别在于吸收电流是主动的,从芯片输入端流入的叫吸收电流。
灌入电流是被动的,从输出端流入的叫灌入电流;拉电流是数字电路输出高电平给负载提供的输出电流,灌电流时输出低电平是外部给数字电路的输入电流。
这些实际就是输入、输出电流能力。
拉电流输出对于反向器只能输出零点几毫安的电流,用这种方法想驱动二极管发光是不合理的(因发光二极管正常工作电流为5~10mA)。
上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!“电阻同时起限流作用”!下拉同理!2、上拉是对器件注入电流,下拉是输出电流3、弱强只是上拉电阻的阻值不同,没有什么严格区分4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、拉电阻作用1、一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。
2、数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!3、一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:比如:“当一个接有上拉电阻的端口设为输入状态时,他的常态就为高电平,用于检测低电平的输入”。
4、上拉电阻是用来解决总线驱动能力不足时提供电流的。
1. 拉电流和灌电流电子元器件在广义上分为有源器件和无源器件。
有源器件需要电源(能量)才能实现其特定的功能,比如运算放大器在有输入信号的前提下,如果不提供电源,运算放大器无法实现其放大功能。
无源器件在工作时,不需要外加电源,只要输入信号就能正常工作,比如在信号线上串联33Ω的电阻,无论是否提供电源,只要有信号经过,电阻就能实现限流的作用。
通常定义流入器件的电流为正,流出器件的电流为负。
器件输入端有电流流进时,称为吸电流,属于被动;器件输出端有电流流出时,称为拉电流,属于主动;器件输出端有电流流入时,称为灌电流,属于被动。
下面以运算放大器工作为例。
对电源来说,运算放大器属于负载,电源提供电流让其正常工作,此时运算放大器在吸收电流。
对运算放大器来说,当它输出高电平,提供负载电流时,此时电流方向为负,称为拉电流;当它输出低电平,消耗负载电流,此时电流方向为正,称为灌电流。
2. 上/下拉电阻定义在电子元器件间中,并不存在上拉电阻和下拉电阻这两种实体的电阻,之所以这样称呼,原因是根据电阻不同使用的场景来定义的,其本质还是电阻。
就像去耦电容,耦合电容一样,也是根据其应用场合来取名,其本质还是电容。
上拉电阻的定义:在某信号线上,通过电阻与一个固定的高电平VCC相接,使其电压在空闲状态保持在VCC电平,此时电阻被称为上拉电阻。
同理,下拉电阻的定义:将某信号线通过电阻接在固定的低电平GND上,使其空闲状态保持GND电平,此时的电阻被称为下拉电阻。
如下图所示,R1为上拉电阻,R2为下拉电阻。
如果R1的阻值在上百K,能提供给信号线上负载电流非常小,对负载电容充电比较慢,此时电阻被称为弱上拉。
同理当下拉的电阻非常大时,导致下拉的速度比较缓慢,此时的电阻被称为弱下拉。
而当上下拉的电平可以提供较大的电流给芯片时,此时的电阻被称为是强上拉或强下拉。
3. 上/下拉电阻的应用根据上拉电阻和下拉电阻的含义,最常见的几种用法如下。
(1)用在OC/OD门所谓OC门就是Open Collector,集电极开路,如下图所示:所谓OD门就是Open Drain,漏极开路,如下图所示。
上拉电阻,下拉电阻的含义,作用及选用原则2010-02-19 13:34上拉电阻,下拉电阻的含义,作用及选用原则在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。
1、定义:上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流弱强只是上拉电阻的阻值不同,没有什么严格区分对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
2、为什么要使用拉电阻:一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。
数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O 端口的输出类似于一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:比如:当一个接有上拉电阻的端口设为输入状态时,他的常态就为高电平,用于检测低电平的输入。
上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流,下拉电阻是用来吸收电流的,也就是灌电流。
3.上拉电阻的作用:当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
OC门电路必须加上拉电阻,才能使用。
为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
(一)上拉电阻的使用场合:1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路必须加上拉电阻,才能使用。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
同時管脚悬空就比较容易接受外界的电磁干扰(MOS器件为高输入阻抗,极容易引入外界干扰)。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
(二)上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大:电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小:电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理。
(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:1.驱动能力与功耗的平衡。
以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。
2.下级电路的驱动需求。
同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。
3.高低电平的设定。
不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4.频率特性。
以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。
上拉电阻,下拉电阻的含义,作用及选用原则在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。
1、定义:上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流弱强只是上拉电阻的阻值不同,没有什么严格区分对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
2、为什么要使用拉电阻:一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。
数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似于一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:比如:当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入。
上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流,下拉电阻是用来吸收电流的,也就是灌电流。
3.上拉电阻的作用:1.当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2.OC门电路必须加上拉电阻,才能使用。
3.为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4.在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
同时管脚悬空就比较容易接受外界的电磁干扰(MOS器件为高输入阻抗,极容易引入外界干扰)。
吸电流、拉电流、灌电流、上下拉电阻、高阻态分析(转).txt 灌即充,被动输入电流,从输出端口流入;吸则是主动吸入电流,从输入端口流入。
吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流;区别在于吸收电流是主动的,从芯片输入端流入的叫吸收电流。
灌入电流是被动的,从输出端流入的叫灌入电流;拉电流是数字电路输出高电平给负载提供的输出电流,灌电流时输出低电平是外部给数字电路的输入电流。
这些实际就是输入、输出电流能力。
拉电流输出对于反向器只能输出零点几毫安的电流,用这种方法想驱动二极管发光是不合理的(因发光二极管正常工作电流为5~10mA)。
上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!“电阻同时起限流作用”!下拉同理!2、上拉是对器件注入电流,下拉是输出电流3、弱强只是上拉电阻的阻值不同,没有什么严格区分4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、拉电阻作用1、一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。
2、数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!3、一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:比如:“当一个接有上拉电阻的端口设为输入状态时,他的常态就为高电平,用于检测低电平的输入”。
4、上拉电阻是用来解决总线驱动能力不足时提供电流的。
拉电流与灌电流形象上是负载相对于驱动电路而言的。
拉电流与灌电流1、概念拉电流和灌电流是衡量电路输出驱动能力(注意:拉、灌都是对输出端而言的,所以是驱动能力)的参数,这种说法一般用在数字电路中。
这里首先要说明,芯片手册中的拉、灌电流是一个参数值,是芯片在实际电路中允许输出端拉、灌电流的上限值(允许最大值)。
而下面要讲的这个概念是电路中的实际值。
由于数字电路的输出只有高、低(0,1)两种电平值,高电平输出时,一般是输出端对负载提供电流,其提供电流的数值叫“拉电流”;低电平输出时,一般是输出端要吸收负载的电流,其吸收电流的数值叫“灌(入)电流”。
对于输入电流的器件而言:灌入电流和吸收电流都是输入的,灌入电流是被动的,吸收电流是主动的。
如果外部电流通过芯片引脚向芯片内…流入‟称为灌电流(被灌入);反之如果内部电流通过芯片引脚从芯片内…流出‟称为拉电流(被拉出)2、为什么能够衡量输出驱动能力当逻辑门输出端是低电平时,灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低电平就越高。
由三极管输出特性曲线也可以看出,灌电流越大,饱和压降越大,低电平越大。
然而,逻辑门的低电平是有一定限制的,它有一个最大值UOLMAX。
在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOLMAX ≤0.4~0.5V。
所以,灌电流有一个上限。
当逻辑门输出端是高电平时,逻辑门输出端的电流是从逻辑门中流出,这个电流称为拉电流。
拉电流越大,输出端的高电平就越低。
这是因为输出级三极管是有内阻的,内阻上的电压降会使输出电压下降。
拉电流越大,输出端的高电平越低。
然而,逻辑门的高电平是有一定限制的,它有一个最小值UOHMIN。
在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOHMIN ≥2.4V。
所以,拉电流也有一个上限。
可见,输出端的拉电流和灌电流都有一个上限,否则高电平输出时,拉电流会使输出电平低于UOHMIN;低电平输出时,灌电流会使输出电平高于UOLMAX。
上拉电阻定义:上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
上拉:1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值2 OC门必须加上拉,提高电平值3 加大输出的驱动能力(单片机较常用)4 CMOS芯片中(特别是门的芯片),为防静电干扰,不用的引脚也不悬空,一般上拉,降低阻抗,提供泄荷通路5 提高输出电平,提高芯片输入信号的噪声容限,增强抗干扰6 提高总线抗电磁能力,空脚易受电磁干扰7 长线传输中加上拉,是阻抗匹配抑制反射干扰原则:1 从节约功耗和芯片的电流、能力应是电阻尽量大,R大,I小啊2 从确保驱动能力,应当电阻足够小,R小,I大啊3 对高速电路,加上拉可能边沿平缓(上升时间延长)建议可以在1K---10K之间选(可根据实际情况)信号输入端上拉电阻的工作原理(从电路原理的角度分析输入端口电压为何会被提高)假如信号输入端是外界电路送来的低电平,那么输入端的电压不是应该被锁定在低电平吗,为什么加了个上拉电阻和电源,输入端的电压就被提高了呢?这个问题一直很困惑,希望能耐心解答。
问题补充:我想问的是上拉电阻如何实现电压上拉的,而不是问的上拉电阻的使用目的和必要性,我很清楚上拉电阻的作用和目的。
提问者:michael6810 - 二级其实你不清楚上拉电阻的作用和目的。
否则你不会困惑。
你的困惑,yao311yan805 已经说出来了。
只是你没有细心看,或者没有想到你该专著的重点。
yao311yan805 :最后一句话--“一般大家都习惯默认无信号为低电平,所以下拉电阻一般的应用较为普遍”,好像应该改一下吧。
回答者:562738047 - 九级2008-11-7 22:24上拉电阻的目的是为了保证在无信号输入时输入端的电平为高电平。
拉电流与灌电流吸电流、拉电流输出、灌电流输出拉即泄,主动输出电流,从输出口输出电流;灌即充,被动输入电流,从输出端口流入;吸则是主动吸入电流,从输入端口流入。
吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流;区别在于吸收电流是主动的,从芯片输入端流入的叫吸收电流。
灌入电流是被动的,从输出端流入的叫灌入电流;拉电流是数字电路输出高电平给负载提供的输出电流,灌电流时输出低电平是外部给数字电路的输入电流。
这些实际就是输入、输出电流能力。
拉电流输出对于反向器只能输出零点几毫安的电流,用这种方法想驱动二极管发光是不合理的(因发光二极管正常工作电流为5~10mA)。
上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!“电阻同时起限流作用”!下拉同理!2、上拉是对器件注入电流,下拉是输出电流3、弱强只是上拉电阻的阻值不同,没有什么严格区分4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、拉电阻作用1、一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。
2、数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!3、一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:比如:“当一个接有上拉电阻的端口设为输入状态时,他的常态就为高电平,用于检测低电平的输入”。
4、上拉电阻是用来解决总线驱动能力不足时提供电流的。
单片机上下拉电阻总结(不懂得看过来)含2篇文章上下拉电阻总结(不懂得看过来)一、定义:上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、上下拉电阻作用:1、提高电压准位:a.当TTL电路驱动COMS电路时,如果TTL 电路输出的高电平低于COMS 电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
b.OC 门电路必须加上拉电阻,以提高输出的高电平值。
2、加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
3、N/A pin防静电、防干扰:在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
同時管脚悬空就比较容易接受外界的电磁干扰。
4、电阻匹配,抑制反射波干扰:长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
5、预设空间状态/缺省电位:在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。
在I2C总线等总线上,空闲时的状态是由上下拉电阻获得6. 提高芯片输入信号的噪声容限:输入端如果是高阻状态,或者高阻抗输入端处于悬空状态,此时需要加上拉或下拉,以免收到随机电平而影响电路工作。
同样如果输出端处于被动状态,需要加上拉或下拉,如输出端仅仅是一个三极管的集电极。
从而提高芯片输入信号的噪声容限增强抗干扰能力。
{电源到元件间的叫上拉电阻,作用是平时使该脚为高电平地到元件间的叫下拉电阻,作用是平时使该脚为低电平上拉电阻和下拉电阻的范围由器件来定(我们一般用10K)+Vcc+------+=上拉电阻|+-----+|元件||+-----++------+=下拉电阻-Gnd一般来说上拉或下拉电阻的作用是增大电流,加强电路的驱动能力比如说51的p1口还有,p0口必须接上拉电阻才可以作为io口使用上拉和下拉的区别是一个为拉电流,一个为灌电流一般来说灌电流比拉电流要大也就是灌电流驱动能力强一些}三、上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
拉电流与灌电流1、概念拉电流(sourcing current)和灌电流(Sink Current)是衡量电路输出驱动能力(注意:拉、灌电流都是对输出端口而言的,所以是驱动能力)的参数,这种说法一般用在数字电路中。
在芯片手册中的拉、灌电流是一个参数值,是芯片在实际电路中允许输出端拉、灌电流的上限值(允许最大值)。
而下面要讲的这个概念是电路中的实际值(并非级限值)。
由于数字电路的输出只有高、低(1,0)两种电平值,高电平输出时,一般是输出端对负载提供电流,其提供电流的数值叫“拉电流”;低电平输出时,一般是输出端要吸收负载的电流,其吸收电流的数值叫“灌电流”。
对于输入电流的器件而言:①灌入电流I/O端口是输出端口。
②灌入电流是被动的。
③吸收电流是主动的。
④吸电流的I/O端口是输入端口。
2、为什么能够衡量输出驱动能力当逻辑门输出端是低电平时(向负载提供低输出),灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低电平就越高。
因为负载向I/O端灌入电流是通过端口内部的一个到地的三极管完成的,由三极管输出特性曲线也可以看出,灌电流越大,饱和压降越大,低电平越高。
然而,逻辑门的低电平是有一定限制的,它有一个最大U OLMAX。
在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定U OLMAX ≤0.4~0.5V。
所以,灌电流有一个上限。
当逻辑门输出端是高电平时(向负载提供高输出),逻辑门输出端的电流是从逻辑门中流出,这个电流称为拉电流。
拉电流越大,输出端的高电平就越低。
这是因为输出级三极管是有内阻的,内阻上的电压降会使输出电压下降。
拉电流越大,输出端的高电平越低。
然而,逻辑门的高电平是有一定限制的,它有一个最小值U OHMIN。
在逻辑门工作时,不允许低于这个数值,TTL逻辑门的规范规定U OHMIN ≥2.4V。
所以,拉电流也有一个上限。
可见,输出端的拉电流和灌电流都有一个上限,否则高电平输出时,拉电流会使输出电平低于U OHMIN;低电平输出时,灌电流会使输出电平高于U OLMAX。
拉电流与灌电流详解拉电流与灌电流1、概念拉电流和灌电流是衡量电路输出驱动能力(注意:拉、灌都是对输出端而言的,所以是驱动能力)的参数,这种说法一般用在数字电路中。
这里首先要说明,芯片手册中的拉、灌电流是一个参数值,是芯片在实际电路中允许输出端拉、灌电流的上限值(允许最大值)。
而下面要讲的这个概念是电路中的实际值。
由于数字电路的输出只有高、低(0,1)两种电平值,高电平输出时,一般是输出端对负载提供电流,其提供电流的数值叫“拉电流”;低电平输出时,一般是输出端要吸收负载的电流,其吸收电流的数值叫“灌(入)电流”。
对于输入电流的器件而言:灌入电流和吸收电流都是输入的,灌入电流是被动的,吸收电流是主动的。
如果外部电流通过芯片引脚向芯片内‘流入’称为灌电流(被灌入);反之如果内部电流通过芯片引脚从芯片内‘流出’称为拉电流(被拉出)2、为什么能够衡量输出驱动能力当逻辑门输出端是低电平时,灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低电平就越高。
由三极管输出特性曲线也可以看出,灌电流越大,饱和压降越大,低电平越大。
然而,逻辑门的低电平是有一定限制的,它有一个最大值UOLMAX。
在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOLMAX ≤0.4~0.5V。
所以,灌电流有一个上限。
当逻辑门输出端是高电平时,逻辑门输出端的电流是从逻辑门中流出,这个电流称为拉电流。
拉电流越大,输出端的高电平就越低。
这是因为输出级三极管是有内阻的,内阻上的电压降会使输出电压下降。
拉电流越大,输出端的高电平越低。
然而,逻辑门的高电平是有一定限制的,它有一个最小值UOHMIN。
在逻辑门工作时,不允许超过这个数值,TTL逻辑门的规范规定UOHMIN ≥2.4V。
所以,拉电流也有一个上限。
可见,输出端的拉电流和灌电流都有一个上限,否则高电平输出时,拉电流会使输出电平低于UOHMIN;低电平输出时,灌电流会使输出电平高于UOLMAX。
吸电流、拉电流输出、灌电流输出拉即泄,主动输出电流,从输出口输出电流;灌即充,被动输入电流,从输出端口流入;吸则是主动吸入电流,从输入端口流入。
吸电流和灌电流就是从芯片外电路通过引脚流入芯片内的电流;区别在于吸收电流是主动的,从芯片输入端流入的叫吸收电流。
灌入电流是被动的,从输出端流入的叫灌入电流;拉电流是数字电路输出高电平给负载提供的输出电流,灌电流时输出低电平是外部给数字电路的输入电流。
这些实际就是输入、输出电流能力。
拉电流输出对于反向器只能输出零点几毫安的电流,用这种方法想驱动二极管发光是不合理的(因发光二极管正常工作电流为5~10mA)。
上、下拉电阻一、定义1、上拉就是将不确定的信号通过一个电阻嵌位在高电平!“电阻同时起限流作用”!下拉同理!2、上拉是对器件注入电流,下拉是输出电流3、弱强只是上拉电阻的阻值不同,没有什么严格区分4、对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、拉电阻作用1、一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。
2、数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!3、一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:比如:“当一个接有上拉电阻的端口设为输入状态时,他的常态就为高电平,用于检测低电平的输入”。
4、上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流,下拉电阻是用来吸收电流的,也就是我们通常所说的灌电流5、接电阻就是为了防止输入端悬空6、减弱外部电流对芯片产生的干扰7、保护cmos内的保护二极管,一般电流不大于10mA8、通过上拉或下拉来增加或减小驱动电流9、改变电平的电位,常用在TTL-CMOS匹配10、在引脚悬空时有确定的状态11、增加高电平输出时的驱动能力。
12、为OC门提供电流三、上拉电阻应用原则1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3。
5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
2、OC门电路“必须加上拉电阻,才能使用”。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
8、在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。
四、上拉电阻阻值选择原则1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理。
对上拉电阻和下拉电阻的选择应“结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素”:1。
驱动能力与功耗的平衡。
以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。
2。
下级电路的驱动需求。
同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。
3。
高低电平的设定。
不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4。
频率特性。
以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成“RC延迟”,电阻越大,延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
示例:OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0。
8V(低于此值为低电平);2V(高电平门限值)。
选上拉电阻时:500uA x 8。
4K= 4。
2即选大于8。
4K时输出端能下拉至0。
8V以下,此为最小阻值,再小就拉不下来了。
如果输出口驱动电流较大,则阻值可减小,保证下拉时能低于0。
8V即可。
当输出高电平时,忽略管子的漏电流,两输入口需200uA,200uA x15K=3V 即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值,再大就拉不到2V了。
选10K 可用。
【最大压降/最大电流、最小压降/最小电流】COMS门的可参考74HC系列设计时管子的漏电流不可忽略,IO口实际电流在不同电平下也是不同的,上述仅仅是原理,一句话概括为:“输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了”(否则多余的电流喂给了级联的输入口,高于低电平门限值就不可靠了)此外,还应注意以下几点:A、要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加上拉电阻。
B、如果有上拉电阻那它的端口在默认值为高电平,你要控制它必须用低电平才能控制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
反之,C、尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态。
防止直通!驱动尽量用灌电流。
----------------------------------------在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。
1。
电阻作用:l 接电阻就是为了防止输入端悬空l 减弱外部电流对芯片产生的干扰l 保护cmos内的保护二极管,一般电流不大于10mAl 上拉和下拉、限流1。
改变电平的电位,常用在TTL-CMOS匹配2。
在引脚悬空时有确定的状态3。
增加高电平输出时的驱动能力。
4。
为OC门提供电流那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加上拉电阻。
如果有上拉电阻那它的端口在默认值为高电平,你要控制它必须用低电平才能控制,如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
反之,尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外。
比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态。
防止直通!电阻在选用时,选用经过计算后与标准值最相近的一个!P0为什么要上拉电阻原因有:1。
P0口片内无上拉电阻2。
P0为I/O口工作状态时,上方FET被关断,从而输出脚浮空,因此P0用于输出线时为开漏输出。
3。
由于片内无上拉电阻,上方FET又被关断,P0输出1时无法拉升端口电平。
P0是双向口,其它P1,P2,P3是准双向口。
准双向口是因为在读外部数据时要先“准备”一下,为什么要准备一下呢?单片机在读准双向口的端口时,先应给端口锁存器赋1,目的是使FET关断,不至于因片内FET导通使端口钳制在低电平。
上下拉一般选10k!芯片的上拉/下拉电阻的作用最常见的用途是,假如有一个三态的门带下一级门。
如果直接把三态的输出接在下一级的输入上,当三态的门为高阻态时,下一级的输入就如同漂空一样。
可能引起逻辑的错误,对MOS电路也许是有破坏性的。
所以用电阻将下一级的输入拉高或拉低,既不影响逻辑又保正输入不会漂空。
改变电平的电位,常用在TTL-CMOS匹配;在引脚悬空时有确定的状态;为OC门的输出提供电流;作为端接电阻;在试验板上等于多了一个测试点,特别对板上表贴芯片多的更好,免得割线;嵌位;上、下拉电阻的作用很多,比如抬高信号峰峰值,增强信号传输能力,防止信号远距离传输时的线上反射,调节信号电平级别等等!当然还有其他的作用了具体的应用方法要看在什么场合,什么目的,至于参数更不能一概而定,要看电路其他参数而定,比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值,就要参考该引脚的内阻来定电阻值的!另外,没有说输入加下拉,输出加上拉的,有时候没了某个目的也可能同时既有上拉又有下拉电阻的!加接地电阻--下拉加接电源电阻--上拉对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。
另外,普通的口,加上拉电阻可以提高抗干扰能力,但是会增加负载。
电源:+5V普通的直立LED,用多大的上拉电阻合适?谢谢指教!一般LED的电流有几个mA就够了,最大不超过20mA,根据这个你就应该可以算出上拉电阻值来了。
保险起见,还是让他拉吧,(5-0.7)/10mA=400ohm,差不多吧,不放心就用2k的。
【奇怪,新出了管压0.7V的LED了吗?据我所知好象该是1.5V左右。
我看几百欧到1K都没太大问题,一般的片子不会衰到10mA都抗不住吧?】下拉电阻的作用:所见不多,常见的是接到一个器件的输入端,多作为抗干扰使用。
这是由于一般的IC的输入端悬空时易受干扰,或器件扫描时有间隙泄漏电压而影响电路的性能。
后者,我们在某批设备中曾碰到过。
上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。
例如在5V电压下,加1K 上拉电阻,将会给端口低电平状态增加5mA的吸入电流。
在端口能承受的条件下,上拉电阻小一点为好。
------------------------------------------以下为BBS讨论:什么时候需要用上拉电阻什么时候需要用下拉?一般要用多大的阻值呀?--------------------用上拉还是用下拉,根据你平时需要的电平。
至于阻值大小,如果是一般IO口,10k左右,不要小于1k。
但是如果是特殊用途的管腿,则有特殊要求。
比如I2C接口的SCL和SDA线,对上拉电阻的最大最小值都有要求,要结合实际情况计算。
--------------------通常在数字电路中,上拉是为了提高驱动能力。