2012—2013学年第二学期《数字电路》试卷A答案

《数字电路》试卷及答案一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。

1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。

[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X2、以下各电路中，（ B）能够产生脉冲准时。

[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、以下逻辑电路中为时序逻辑电路的是（C）。

[A]变量译码器[B]加法器[C]数码存放器[D]数据选择器4、同步时序电路和异步时序电路比较，其差别在于后者（B）。

[A]没有触发器[B]没有一致的时钟脉冲控制[C]没有稳固状态[D]输出只与内部状态相关5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。

[A]触发器[B]晶体管[C] MOS 管[D]电容6、能将输出端直接相接达成线与的电路有（C）。

[A] TTL 与门[B]或门[C]三态门[D]三极管非门7、 TTL 与非门的剩余脚悬空等效于（A）。

[A] 1[B] 0[C] Vcc[D] Vee8、以下哪一条不是除去竟争冒险的举措（B）。

[A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计9、主从触发器的触发方式是（D）。

[A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理10、组合型 PLA 是由（ A）组成。

[A]与门阵列和或门阵列[B]一个计数器[C]一个或阵列[D]一个存放器11、以下四个数中，最大的数是（B）。

[A] (AF) 16[B] (001010000010)8421BCD[C] (10100000) 2[D] (198) 1012、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。

[A] 2[B] 8[C] 16[D] 3213、以下门电路属于双极型的是（A）。

数字电路习题及答案项目一一．填空题1．电子电路中的信号可分为两类。

一类是时间的连续信号，称为__________，另一类是时间和幅度都是离散的(即不连续的信号)，称为__________。

(模拟信号、数字信号)2．所谓数字信号，是指可以用两种逻辑电平__________和__________来描述的信号。

（0、1）3．在数字电路中，应用最为广泛的是__________集成门电路和__________集成门电路。

（TTL、CMOS）4．基本的逻辑关系有三种：__________、__________、__________。

（逻辑与、逻辑或、逻辑非）5．任何逻辑函数都可以用__________、__________、__________和__________四种形式来表示。

（逻辑表达式、逻辑图、真值表、卡诺图）6．常用的数制有__________、__________、__________和__________等。

（十进制、二进制、八进制、十六进制）7．BCD码有很多种形式，常用的有__________、__________、__________、__________、__________等。

（8421码、余3码、格雷码、2421码、5421码）8．在实践中最常用的逻辑函数的化简方法是__________法，它比较适用于__________变量以内的逻辑函数的化简。

（卡诺图化简、四）9．数字电路按逻辑功能和电路结构的不同特点可划分为两大类，一类称为__________，另一类称为__________。

（组合逻辑电路、时序逻辑电路）10．能实现基本和常用逻辑运算的电子电路称为__________。

（门电路）11．仿真软件__________是学习数字电路有效的辅助工具，它可以在计算机上完成电路的连接及测试，大大提高数字电路学习的效率。

（Multisim 10）二．简答题1．与模拟电路相比，数字电路具有哪些优点？答：与模拟电路相比，数字电路具有以下显著的优点：(1)结构简单，便于集成化、系列化生产，成本低廉，使用方便。

电子信息科学与技术本科2007级《数字电子技术》期中考试试卷 第1页 （共4页）数字电子技术期中课程考试试卷（2012——2013学年度第二学期）命题教师： 只船 命题教师所在系： 物理与信息科学系 试卷类型：（A ） 课程名称： 数字电子技术 考试专业： 电信 （本）科 考试年级： 2011一、单项选择题（每题3分，总计15分，请将你认为正确的序号填在该题后的括号内）1. 下列各数中最大的数是______________。

A. （100101）2B. （35）10C. （40）8D. （26）16 2. 在函数表达式Y ABC BC AC =++中，变量A 、B 、C 为下列哪组取值时可使函数值Y = 1 ？______________。

A. 001A B C ===B. 011A B C ===C. 110A B C ===D. 111A B C === 3. 如图所示CMOS 电路输出信号的逻辑表达式是______________。

A. Y AB CD =+B. Y AB CD =+C. Y AB CD =+D. Y AB CD =4. 某门电路的逻辑函数真值表如图所示，则该门电路为：__________。

A. 或非门 B. 与非门 C. 异或门 D. 同或门5.若在编码器中有100个编码对象，则要求输出二进制代码位数至少为_____位。

A. 6B. 7C. 8D. 9二、填空题（总计15分）1. （82）10 = （_________________）2 。

（2分）2. 如下图所示，图1为CMOS 电路，图2为TTL 电路，则相应输出信号的逻辑表达式分别为：Y 1 = ______________； Y 2 = ______________。

（4分）3. 一位全加器的管脚定义如下：用A i 、 B i 表示相加的两个数，C i-1表示来自低位的进位，S i 表示全加和，C i 表示送给高位的进位。

2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答------------------------------------------作者------------------------------------------日期电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称：♉数字逻辑设计及应用♉♉ 考试形式： 闭卷 考试日期：   年  月  日考试时长：♉♉♉♉分钟课程成绩构成：平时  ， 期中  ， 实验 ， 期末  本试卷试题由♉♉♉七♉♉部分构成，共♉♉♉♉♉页。

✋ ☞♓●● ☐◆♦ ⍓☐◆❒ ♋⏹♦♦♏❒♦ ♓⏹ ♦♒♏ ♌●♋⏹♦ ☎❼ ✠ ❼✆ ✋♐ ♋ ⌧ ♌♓⏹♋❒⍓ ♎♏♍☐♎♏❒ ♒♋♦  ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ✌ ♦♒♏ ♋♍♦♓❖♏ ☹ ☐◆♦☐◆♦ ✡ ♦♒☐◆●♎ ♌♏ ☎  ☐❒ ♒♓♑♒ ✆ ✋♐ ♦♒♏ ⏹♏⌧♦ ♦♦♋♦♏ ☐♐ ♦♒♏ ◆⏹◆♦♏♎ ♦♦♋♦♏♦ ♋❒♏ ❍♋❒♏♎ ♋♦ ❽♎☐⏹❼♦♍♋❒♏♦❾ ♦♒♏⏹ ♎♏♦♓♑⏹♓⏹♑ ♋ ♐♓⏹♓♦♏ ♦♦♋♦♏ ❍♋♍♒♓⏹♏ ♦♒♓♦ ♋☐☐❒☐♋♍♒ ♓♦ ♍♋●●♏♎ ❍♓⏹♓❍♋● ☎ ♍☐♦♦ ✆ ♋☐☐❒☐♋♍♒❆♒♏ ♉☹ ☐♐ ♌♓♦ ♍☐◆⏹♦♏❒ ⌧ ♓♦ ☎  ☐❒ ●☐♦ ✆ ♦♒♏⏹ ♍☐◆⏹♦♓⏹♑ ♦☐  ♓⏹ ♎♏♍❒♏♋♦♓⏹♑ ☐❒♎♏❒ ❆☐ ♎♏♦♓♑⏹ ♋ ✂✂ ♦♏❒♓♋● ♦♏❑◆♏⏹♍♏ ♑♏⏹♏❒♋♦☐❒ ♌⍓ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒♦ ♦♒♏ ♦♒♓♐♦ ❒♏♑♓♦♦♏❒ ♦♒☐◆●♎ ⏹♏♏♎☎  ✆ ♌♓♦ ♋♦ ●♏♋♦♦ ⏹♏ ♦♦♋♦♏ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹ ♓♦ ✈✉☺✈❼❼✈ ✋♐ ♦♏ ◆♦♏ ❆ ♐●♓☐♐●☐☐ ♦♓♦♒ ♏⏹♋♌●♏ ♦☐ ♍☐❍☐●♏♦♏ ♦♒♏ ♏❑◆♋♦♓☐⏹，♦♒♏ ♏⏹♋♌●♏ ♓⏹☐◆♦ ☐♐ ❆ ♐●♓☐♐●☐☐ ♦♒☐◆●♎ ♒♋❖♏ ♦♒♏ ♐◆⏹♍♦♓☐⏹ ☜☠☎ ☺✈❼✈ ✆ ✌ ♌♓♦ ♓⏹♋❒⍓ ♍☐◆⏹♦♏❒ ♍♋⏹ ♒♋❖♏ ☎  ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♋♦ ❍☐♦♦ ♌♓♦ ☺☐♒⏹♦☐⏹ ♍☐◆⏹♦♏❒ ♦♓♦♒ ⏹☐ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎  ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ♌♓♦ ●♓⏹♏♋❒ ♐♏♏♎♌♋♍ ♦♒♓♐♦❒♏♑♓♦♦♏❒ ☎☹☞✆ ♍☐◆⏹♦♏❒ ♦♓♦♒ ♦♏●♐♍☐❒❒♏♍♦♓☐⏹ ♍♋⏹ ♒♋❖♏ ☎  ✆ ⏹☐❒❍♋● ♦♦♋♦♏♦ ✋♐ ♦♏ ◆♦♏ ♋  ♦♒☐♦♏ ♍♋☐♋♍♓♦⍓ ♓♦    ♌♓♦♦ ♦☐ ♍☐⏹♦♦❒◆♍♦ ♋ ♌♓♦ ♌♓⏹♋❒⍓ ♍☐♎♏ ♦☐ ♑❒♋⍓ ♍☐♎♏ ♍☐⏹❖♏❒♦♏❒ ♦♒♏⏹ ♦♒♏ ♋♎♎❒♏♦♦ ♓⏹☐◆♦♦ ♋❒♏  ☎  ✆ ♦♓●● ♌♏ ♦♒♏ ☐◆♦☐◆♦ ♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦  ☐♐ ♋⏹  ♌♓♦ ✌  ♦♒♏ ♍☐❒❒♏♦☐☐⏹♎♓⏹♑ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ✞ ❆♒♏ ☐◆♦☐◆♦ ❖☐●♦♋♑♏ ♓♦ ☎  ✆ ✞ ♦♒♏⏹ ♦♒♏ ♓⏹☐◆♦ ♓♦ ✋✋ ●♏♋♦♏ ♦♏●♏♍♦ ♦♒♏ ☐⏹●⍓ ☐⏹♏ ♍☐❒❒♏♍♦ ♋⏹♦♦♏❒ ♓⏹ ♦♒♏ ♐☐●●☐♦♓⏹♑ ❑◆♏♦♦♓☐⏹♦☎❼ ✠ ❼✆ ✋♐♋ ⌧ ❍♋♑⏹♓♦◆♎♏ ♍☐❍☐♋❒♋♦☐❒ ♒♋♦ ✌☹❆✋☠ ✌☝❆✋☠ ✌☜✈✋☠ ✌✌✌✌   ☐⏹ ♓♦♦ ♓⏹☐◆♦♦ ♦♒♏ ☐◆♦☐◆♦♦ ♋❒♏ ☎ ✆✌✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆✆ ✌☹❆✞❆ ✌☜✈✞❆ ✌☝❆✞❆ ✌♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏  ♦♒♋♦ ♦☐◆●♎ ♦♒♏ ☐◆♦☐◆♦♦ ☐♐ ♦♒♏ ♌♓♦ ♋♎♎♏❒ ⌧ ♌♏ ☎  ✆ ♦♒♏⏹ ✌✌ ✌✌  ♋⏹♎ ✌✌✆   ✆  ✆  ✆  ☞♓♑◆❒♏  ♒♓♍♒ ☐♐ ♦♒♏ ♐☐●●☐♦♓⏹♑ ♦♦♋♦♏❍♏⏹♦♦ ♓♦ ✋☠☜❆✍ ☎ ✌ ✆✌✆ ✌  ●♋♦♍♒ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦ ♦♓●● ♐☐●●☐♦ ♦♒♏ ♓⏹☐◆♦ ♋♦ ●☐⏹♑ ♋♦ ♦♒♏ ♍☐⏹♦❒☐● ♓⏹☐◆♦  ♓♦ ♋♍♦♓❖♏ ●☐♦✆ ✌  ♐●♓☐ ♐●☐☐ ♓♦ ♏♎♑♏ ♦❒♓♑♑♏❒♏♎ ♋⏹♎ ♓♦♦ ☐◆♦☐◆♦ ♦♓●● ⏹☐♦ ♍♒♋⏹♑♏ ◆⏹♦♓● ♦♒♏ ♏♎♑♏ ☐♐ ♦♒♏ ♍☐⏹♦❒☐●●♓⏹♑ ☹ ♦♓♑⏹♋●✆ ✌⏹  ●♋♦♍♒ ❍♋⍓ ♑☐ ♓⏹♦☐ ❍♏♦♋♦♦♋♌●♏ ♦♦♋♦♏ ♓♐ ♌☐♦♒  ♋⏹♎  ♋❒♏ ♍♒♋⏹♑♓⏹♑ ♐❒☐❍  ♦☐  ♦♓❍◆●♦♋⏹♏☐◆♦●⍓✆ ❆♒♏ ☐◆●♦♏ ♋☐☐●⍓♓⏹♑ ♦☐ ♋⏹⍓ ♓⏹☐◆♦ ☐♐ ♋⏹   ●♋♦♍♒ ❍◆♦♦ ❍♏♏♦ ♦♒♏ ❍♓⏹♓❍◆❍ ☐◆●♦♏ ♦♓♎♦♒ ❒♏❑◆♓❒♏❍♏⏹♦ ❆♒♏ ♍♋☐♋♍♓♦⍓ ☐♐ ♋ ❍♏❍☐❒⍓ ♦♒♋♦ ♒♋♦  ♌♓♦♦ ♋♎♎❒♏♦♦ ♌◆♦ ♋⏹♎ ♍♋⏹ ♦♦☐❒♏  ♌♓♦♦ ♋♦ ♏♋♍♒ ♋♎♎❒♏♦♦ ♓♦ ☎  ✆✌✆  ✆  ✆  ✆  ♒♓♍♒ ♦♦♋♦♏ ♓⏹ ☞♓♑◆❒♏  ♓♦ ☠❆ ♋❍♌♓♑◆☐◆♦ ☎ ✆✌✆ ✌ ✆  ✆  ♋⏹♎  ✆ A BCDWXW+YZZ’X’+YYZ1X’Z’☞♓♑◆❒♏ ✋✋✋ ✌⏹♋●⍓♏ ♦♒♏ ♦♏❑◆♏⏹♦♓♋●♍♓❒♍◆♓♦ ♋♦ ♦♒☐♦⏹ ♓⏹ ☞♓♑◆❒♏   ☞●♓☐☞●☐☐ ♦♓♦♒ ♋♦⍓⏹♍♒❒☐⏹☐◆♦ ☐❒♏♦♏♦ ♋⏹♎ ♍●♏♋❒ ♓⏹☐◆♦♦ ☯❼❒♓♦♏ ☐◆♦ ♦♒♏ ♏⌧♍♓♦♋♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♦❒♋⏹♦♓♦♓☐⏹ ♏❑◆♋♦♓☐⏹♦ ♋⏹♎ ☐◆♦☐◆♦ ♏❑◆♋♦♓☐⏹ ☯❼✌♦♦◆❍♏ ♦♒♏ ♓⏹♓♦♓♋● ♦♦♋♦♏ ✈ ✈  ♍☐❍☐●♏♦♏ ♦♒♏ ♦♓❍♓⏹♑ ♎♓♋♑❒♋❍ ♐☐❒ ✈ ✈ ♋⏹♎ ☪ ☯❼☞♓♑◆❒♏ 参考答案：激励方程  ✈ ， ✈转移方程：✈ ✉  ✈ ，✈ ✉  ✈输出方程：☪ ☎☹✈ ✆参考评分标准： 个方程正确得 分；每错一个扣 分，扣完 分为止；得分沿和下降沿各 分，错 处扣 分，扣完 分为止。

《数字电路》考查试卷(A)一、填空题（每空2分，共30分）1、时序电路由 和 两部分组成。

2、负边沿JK 触发器的逻辑函数表达式是 。

3、用555时基电路可组成 、 、 等。

4、R-S 触发器Sd 端称为置 端，Rd 为置 端。

5、（28）10=（ ）2=（ ）8421BCD 。

6、（101100）8421BCD =（ ）10=（ ）2。

7、A/D 转换器的作用是将 信号转换为 信号 。

8、构成任意进制计数器方法主要有 和 两种 。

二、判断题（每题2 分 共20分） 1、用四个触发器可构成1位十进制数。

（ ） 2、任意进制计数器是指计数器的模N=2n 的计数器。

（ ） 3、C B A ABC ++=（ ） 4、异步输入信号的不受触发脉冲CP 的控制。

（ ） 5、Y=A ⊙B =AB+AB 。

（ ） 6、四位二进制计器最大10进制数为16。

（ ） 7、由逻辑门电路和JK 触发器可构成数据寄存器。

（ ）8、当触发器Q=0，1=Q 时称触发器处于“0”状态。

（ ） 9、施密特触发器工作时具有两个稳定状态，但只有一个触发电平。

（ ）10、边沿触发器是指触发器的状态在CP 脉冲的边沿处发生触发翻转。

（ ）三、选择题（每题2分，共20分） 1、下列结果错误的是（ ）A. B A AB +=B. B B B =+C. 1+A=12、下列状态方程中（ ）是T / 触发器。

A. Q n+1＝T ⊕Q n B. Q n+1＝Q n C. Q n+1＝D3、下列结论是正确的是（ ） A.（5C ）16 =（95）10 B. （10101）2 ＝（20）10 C.（25）8 =（10101）24、下列逻辑图中表示 Y ＝A ⊕B 的是 （ ）（A ） （B ） （C ）5、在相同的时钟脉冲作用下，同步和异步计数器比较其工作速度。

（ ）A. 较快B.较慢C.不确定四、化简、画图（每题6分，共24分） 1、用代数法化简 C B A C B A Y +=2、试将J-K触发器转换成T触发器画出逻辑图。

装订线2011—2012学年第2学期闽江学院考试试卷考试课程：数字逻辑电路试卷类别：A 卷□√ B 卷□ 考试形式：闭卷□√ 开卷□ 适用专业年级：10级电子信息工程、10级电子信息科学与技术、10电子科学与技术班级 姓名 学号一、 单项选择题 30%（共30分，第12、第13题每题3分，其它每题21、七段共阴极显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD 码）应为( B )。

A 、0011；B 、0110；C 、0101；D 、01002、一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是( B )个。

A 、2；B 、3；C 、4；D 、83、对于J-K 触发器，若J=K ，则可完成（ C ）触发器的逻辑功能。

A 、R-S ；B 、D ；C 、T ；D 、J-K4、多谐振荡器可产生( B )A 、正弦波；B 、矩形波；C 、三角波；D 、锯齿波 5、只读存储器ROM 的功能是（A ）。

A 、只能读出存储器的内容且断电后仍保持；B 、只能将信息写入存储器；C 、可以随机读出或写入信息；D 、只能读出存储器的内容且断电后信息全丢失6、用（ B ）片1k ⨯4 的ROM 可以扩展实现8k ⨯4 ROM 的功能。

A 、4；B 、8；C 、16；D 、327、已知逻辑函数B A B A AB Y ''+'+=，则Y 的最简与或表达式为( C )。

A 、A ； B 、B A A ''+； C 、 B A '+； D 、B A +' 8、TTL 与非门扇出系数的大小反映了与非门（ B ）能力的大小。

A 、抗干扰；B 、带负载；C 、工作速度；D 、应用范围 9、Verilog 语言设计一个二输入的与门，其核心语句为（A ）A 、Y=A ＆B ； B 、Y=A ∣ B ；C 、Y=A ～ B ；D 、Y= A ︱∣B ； 11、下列说法不正确的是（A ）A 、当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑；B 、三态门输出端有可能出现三种状态（高阻态、高电平、低电平）；C 、OC 门输出端直接连接可以实现正逻辑的线与运算；D 、集电极开路的门称为OC 门12、电路如下图（图中为上升沿JK 触发器），触发器当前状态Q 3 Q 2 Q 1为“100”，请问在时钟作用下，触发器下一状态（Q 3 Q 2 Q 1）为（ C ）A 、“101”；B 、“110”；C 、“011”；D 、“001”13、电路如下图，已知电路的当前状态Q 3 Q 2 Q 1 Q 0为“1100”，74LS191具有异步置数的逻辑功能，请问在时钟作用下，电路的下一状态（Q 3 Q 2 Q 1 Q 0）为（ D ）A 、“1100”；B 、“1011”；14、 函数F(A,B,C)=AB+BC+AC A 、F(A,B,C)=∑m （0，2，4）；C 、F(A,B,C)=∑m （0，2，3，4）；D 、F(A,B,C)=∑m （2，4，6，7） 15、如图所示电路，若输入CP 脉冲的频率为100KHz ，则输出Q 的频率为（D ）。

A 3B 3A 2B 2A 1B 1A 0B 0Y西南交通大学2012－2013学年第(2)学期考试试卷课程代码 2101095 课程名称 数字电子技术 考试时间 120 分钟阅卷教师签字：一、 单项选择题（每题2分，共20分）1. 欲对全班60个学生以二进制代码编码表示，最少需要二进制码的位数是（ ）。

A 、6B 、10C 、30D 、602. 将二进制数110101转换为8421BCD 码为（ ）。

A 、01010011B 、01101010C 、00110101D 、110101003．若将一个同或门（输入端为A,B ）当作反相器使用，则A 、B 端应（ ）。

A 、A 或B 中有一个接1； B 、A 和B 并联使用；C 、A 或B 中有一个接0；D 、同或门无法转换为反相器4. 符合下面真值表的门电路是（ ）。

A 、与门B 、或门C 、同或门D 、异或门 5．最小项''A BC D 的逻辑相邻最小项是（ ）。

A 、''AB CD B 、'''A BCD C 、'ABCD D 、'AB CD 6．函数F=AB+BC ，使F=1的输入ABC 组合为( ) A 、ABC=000 B 、ABC=010 C 、ABC=101 D 、ABC=1107. 设个四位二进制数A 3A 2A 1A 0和B 3B 2B 1B 0，问下图电路完成的功能是（ ）。

A 、两个四位二进制数相加B 、两个四位二制数相同比较C 、两个四位二进制数相减D 、两个四位二进制数大小比较8. 设某函数的表达式Y=A+B ,2D 3的班 级 学 号 姓 名密封装订线 密封装订线 密封装订线状态是（ ）。

(设A 接公共地址端低位A 0,B 接高位A 1) A 、0111 B 、1000 C 、1010 D 、01019．TTL 集成电路 74LS138 是３/８线译码器，译码器为输出低电平有效，若输入 为A 2 A 1 A 0 =101时，输出：为（ ）。

数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。

A. 1B. 2C. 4D. 8答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的历史状态D. 输出状态不依赖于电路的初始状态答案：B4. 一个4位二进制计数器可以计数的最大值是（）。

A. 15B. 16C. 255D. 256答案：B5. 以下哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路的历史状态B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的初始状态D. 输出状态依赖于电路的初始状态答案：C6. 在数字电路中，使用最多的触发器是（）。

A. SR触发器B. JK触发器C. D触发器D. T触发器答案：C7. 一个3线-8线译码器可以译码（）种不同的输入信号。

A. 3B. 4C. 8D. 27答案：C8. 以下哪个不是数字电路的优点？（）A. 高抗干扰性B. 高稳定性C. 低功耗D. 易于集成答案：C9. 在一个二进制计数器中，如果计数器从0开始计数，那么它的第一个状态是（）。

A. 0000B. 0001D. 0101答案：B10. 以下哪个不是数字电路设计中常用的简化方法？（）A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 电阻网络简化答案：D二、多项选择题（每题3分，共15分）11. 下列哪些是数字电路中常用的逻辑门？（）A. 与门B. 或门D. 异或门E. 与非门答案：ABCDE12. 在数字电路中，以下哪些因素会影响电路的稳定性？（）A. 电源电压波动B. 温度变化C. 信号传输延迟D. 电路的初始状态E. 电路的负载答案：ABDE13. 以下哪些是时序逻辑电路的基本组成元素？（）A. 触发器B. 计数器D. 译码器E. 编码器答案：ABC14. 在数字电路中，以下哪些是常用的计数器类型？（）A. 二进制计数器B. 十进制计数器C. 约翰逊计数器D. 环形计数器E. 移位寄存器答案：ABCD15. 以下哪些是数字电路设计中常用的测试方法？（）A. 功能测试B. 时序测试C. 静态测试D. 动态测试E. 模拟测试答案：ABCD三、填空题（每题2分，共20分）16. 在数字电路中，一个基本的与门电路有 ______ 个输入端和______ 个输出端。

数电期末考试题2012及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：A2. 以下哪个不是数字电路的特点？A. 高速性B. 低功耗C. 可编程性D. 模拟性答案：D3. 一个触发器可以存储的比特数是：A. 1比特B. 2比特C. 4比特D. 8比特答案：A4. 在一个4位二进制计数器中，计数的最大值是：A. 4B. 8C. 15D. 16答案：C5. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 输出只依赖于当前的输入C. 输出依赖于过去的输入D. 需要时钟信号答案：B二、填空题（每空2分，共20分）1. 一个完整的数字系统包括数字逻辑电路、________和________。

答案：存储器；输入/输出设备2. 布尔代数的基本运算有________、________和非。

答案：与；或3. 一个D触发器的两个主要输入端是________和________。

答案：数据输入；时钟输入4. 一个3-8译码器可以将3位二进制信号转换为________个独立的输出。

答案：85. 一个4位二进制数可以表示的最大十进制数是________。

答案：15三、简答题（每题10分，共30分）1. 解释什么是同步计数器和异步计数器，并说明它们的区别。

答案：同步计数器是指计数器中的触发器都使用同一个时钟信号进行状态更新，而异步计数器中的触发器则可能使用不同的时钟信号或没有时钟信号，导致计数过程中存在传播延迟。

同步计数器的特点是计数速度快，但电路复杂度较高；异步计数器结构简单，但计数速度较慢。

2. 描述一个典型的数字电路设计流程。

答案：数字电路设计流程通常包括需求分析、逻辑设计、电路仿真、电路实现、测试验证等步骤。

在逻辑设计阶段，设计师会使用布尔代数或硬件描述语言（如VHDL或Verilog）来定义电路的功能。

电路仿真用于验证设计的正确性，而电路实现则涉及到实际的硬件布局和布线。

数字电路试题及答案一、选择题1. 数字电路的基本组成单元是：A. 逻辑门B. 电源C. 电阻D. 电源线答案：A2. 下列哪种逻辑门的输出只有当所有输入都为高电平时才为高电平？A. 与门B. 或门C. 非门D. 异或门答案：A3. 使用逻辑门和触发器可以构建哪种类型的数字电路？A. 计数器B. 比较器C. 放大器D. 滤波器答案：A4. 下列哪种逻辑门的输出为输入信号的反相？A. 与门B. 或门C. 非门D. 异或门答案：C5. 在数字电路中，使用哪种逻辑门可以实现逻辑加法？A. 与门B. 或门C. 非门D. 异或门答案：D二、填空题1. 以下真值表表示的逻辑函数是______。

输入A | 输入B | 输出Y-----------------------------0 | 0 | 10 | 1 | 01 | 0 | 01 | 1 | 1答案：异或门2. 基本的二进制加法器是由______和______构成的。

答案：半加器和全加器3. 在数字电路中，时钟信号被用于控制______。

答案：触发器4. 使用______逻辑门，可以实现任意逻辑函数。

答案：与、或、非、与非5. ______________电路可以将电压信号进行放大。

答案：放大器三、解答题1. 简述半加器的功能和工作原理。

答案：半加器是一种能够实现二进制数相加的数字电路组件。

它接受两个输入信号A和B，并产生两个输出信号Sum和Carry。

Sum表示相加的结果，Carry表示进位的情况。

半加器的工作原理如下：- 将输入信号A和B分别输入两个异或门，得到的输出连接到一个与门，得到Sum。

- 将输入信号A和B分别输入一个与门和一个与非门，得到的输出连接到一个或门，得到Carry。

2. 请简要解释触发器的作用及其类型。

答案：触发器是一种能够存储和记忆输入信号状态的数字电路组件。

它可以在时钟信号的控制下，将输入的电平状态保持在输出上，实现状态的存储和延迟功能。

2007-2008学年第2学期《数字电路》期末考试试卷（闭卷A）我以⼀名⼤学⽣的⼈格尊严保证，在本场考试中，⾃觉遵守考试纪律，服从考试管理，决不作弊或帮助别⼈作弊！签名：学院专业学号级班··················密···················封·····················线··················命题⼈签字：系主任签字：审核院长签字：共印份数：第1页共4页聊城⼤学计算机学院07—08学年第2学期期末考试2007级《数字电路》试题（闭卷 A卷）⼀、填空题（每空1分，共20分）8421BCD代码为。

2．Y=A(B+C)+CD的对偶式Y D＝。

3．常⽤的逻辑函数表⽰⽅法主要有、、、波形图、卡诺图和硬件描述语⾔等。

4．逻辑函数Y＝AB＋BC+AC化为与⾮—与⾮形式为。

5．如果以⾼电平表⽰逻辑1，以低电平表⽰逻辑0，则这种表⽰⽅法为。

6．⼏个OD（漏极开路输出）门的输出直接相连，可以实现逻辑。

7．CMOS电路最突出的⼀⼤优点是。

北京航空航天大学2012 ～2013 学年第二学期《电子电路设计训练》期末考试试卷（2013 年 6 月22 日）班级：__________；学号：______________；姓名：__________________；成绩：___________（宋体五号字）注意事项：1、本试卷为闭卷考试；2、解答问题时，请给出必要的步骤，并注意结构完整；3、请直接在试卷上作答；4、模拟部分和数字部分分别计分。

A．模拟部分（共50分）正题：（宋体五号字）（题单形式）一、（分）二、（分）B．数字部分（共50分）一、选择题（共5分，每空1分）1．综合是EDA设计流程的关键步骤，在下面对综合的描述中，____D____是错误的。

A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；C.综合就是将行为描述逻辑转换成门级结构表示的一个映射过程；D.综合可理解为，用电路网表文件表示软件描述与给定硬件结构的映射过程，并且这种映射关系是唯一的。

2．不完整的IF语句，其综合结果可实现____A____。

A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路3．P、Q、R都是同样大小的存储器类型变量，下面___C____表达式是正确的。

A.reg[n-1:0] P[m:1], Q, RB.reg[n-1:0] [m:1] P, Q, RC.reg[n-1:0] P[m:1], Q[m:1], R[m:1]D.reg[n-1:0] [m:1]P, [m:1]Q, [m:1]R4．下列程序中，always状态将描述一个带异步Nreset和Nset输入端的上升沿触发器，则下面___D____表述是正确的。

always@( )if(!Nreset)Q<=0;else if(Nset)Q<=1;elseQ<=D;A.posedge Nreset or posedge Clock or negedge NsetB.negedge Nreset or posedge Clock or negedge NsetC.negedge Nreset or negedge Clock or posedge NsetD.negedge Nreset or posedge Clock or posedge Nset5．下列表达式中正确的是____C____。

清华大学《数字电子技术（Ⅱ）》课程
试卷
2012 ~2013 学年第2 学期
开课学院：电气工程学院课程号：考试日期：2013-6
考试方式：考试时间：120 分钟
一、设计题（20分）：
采用同步置数的方式，利用74LS160设计365进制的计数器，各位之间为十进制关系。

二、分析题（20分）：
下图为16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

在CLK 信号作用下，输出波形如图所示。

计算ROM中的数据表。

三、设计题（10分）：
用D触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。

例如：
输入A 101100111011110
输出Y 000000001000110
四、分析题（10分）：
试分析下图时序电路的功能。

五、分析题（10分）
利用计算公式解释超前进位加法器的基本思想。

六、设计题（10分）
试用74LS148组成16线-4线优先编码器。

七、分析题（10分）
分析下面电路实现的逻辑功能。

八、计算题（10分）
计算多谐振荡器的周期。

（给出计算步骤）。

试题答案班级 学号 姓名 任课教师注意：题目全部答在试卷上。

Part I 填空题 ( 40% )1. 若计算机内存储的无符号数是“10010110.01010111”。

当它分别表示8421BCD 码和余3码时，对应的十进制数和二进制数值是多少？ (10010110.01010111)8421BCD =(96.57)10=(1100000.1001)2(10010110.01010111)余3码 =(63.24)10=(111111.001111)22．逻辑函数C B C A AB F ++=)(，则函数F 的反函数的表达式是C B C A B A F +++=))((3．已知逻辑函数∑∑+=)13,11,10()9,8,2,1,0(d F 。

（1）写出F 的最大项式：∏∏=)13,11,10()15,14,12,7,6,5,4,3(d F （2） 写出F 的最简与或表达式：D B C B F +=（3）画出用两级与非门实现的最简电路图（允许反变量输入）。

DBC4．当两个OC 门的输出连接在一起时，可以实现 与 逻辑，而两个三态门的输出连接在一起时可以实现 或 逻辑。

5．可编程逻辑FPLA 阵列图如图1所示，写出函数F 1和F 2的表达式，并只用最少的异或门实现F 1和F 2。

解： AB B A F +=1=A ⊙B B A B A B A F ⊕=+=2A 1F B12F图16．若用二进制3-8译码器的输出对应8个灯（0灯灭，1灯亮）如图2所示，要求8个灯从左到右顺序循环每一个灯灭一下，则地址输入端A 4A 3A 2A 1A 0的输入二进制代码的循环顺序是：01000-01001-01010-01011-01100-01101-01110-01111图27. 已知输入脉冲信号的频率为1MHz ，如果设计的计数器模值为100，至少要用触发器 7 个，会有 28 个多余状态。

实现分频输出时频率为 10KHz 。

一．填空题（1分/空，共24分）1)十进制数(99.375)10＝（1100011.011）2＝（63.6）16。

2)数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。

3)以下类型门电路多余的输入端应如何处理：TTL 与非门：接高电平或者悬空或者并联，CMOS 与非门：接高电平或者并联。

4）逻辑函数Y=AB+BC+CA 的与非-与非式为((AB)’(BC)’(CA)’)’。

5)三态输出门在普通门电路输出状态的基础上增加的状态为__高阻态___。

6)TTL 反相器的阈值电压为V TH =1.4V 。

若CMOS 反向器的V DD =10V 则其阈值电压为V TH =5V。

7)RS 触发器的特性方程为：Q*=S+R’Q ，(约束条件：SR=0)，T 触发器的特性方程为：Q*=T’Q+TQ’。

8)16选1数据选择器的地址端有4位，n 个触发器构成计数器的最大计数长度为2n 。

9)如图(1-1)所示触发器电路中，当A=1时，输出状态为____Q=1___，如图（1-2）所示计数器电路为___6___进制计数器。

10）触发器三种触发方式分别为：电平触发，脉冲触发（主从触发），边沿触发，其中边沿触发的触发器抗干扰能力最强。

11）在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。

图（1-3）中555定时器接成的是施密特触发器。

√二.将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分,共15分，按步骤酌情给分)1）CDACD ABC AC Y +++=''2）求Y=BC AC C A B A +++))'')('((的反函数并化简=AC’+C(AB+AD’+D)Y’=[(A’B+AC’)’+(A’+C’)](B’+C’)=AC’+C(A+D)=[(A+B’)(A’+C)+A’+C’](B’+C’)=AC’+AC+CD =(AC+A’B’+B’C+A’+C’)(B’+C’)=A+CD=B’+C’3）356710(,,,)(,,,,)Y A B C D m m m m m =∑，给定约束条件：012480m m m m m ++++=。

山东科技大学2012—2013学年第二学期《数字电子技术》考试试卷（A卷）班级姓名学号1．在四变量卡诺图中，逻辑上不具有相邻性的一组最小项为（ D ）。

A、m1与m3B、m4与m6C、m5与m13D、m2与m82．下面说法不正确的是：（ A ）A、当高电平表示逻辑0、低电平表示逻辑1时，称为正逻辑。

B、三态门输出端可能出现“低电平”、“高电平”、“高阻”三种状态。

C、若干OD门输出端并联后，外接上拉电阻至正电源端，可实现正逻辑的“线与”运算。

D、输出管集电极开路的门，称为OC门。

3．当T触发器控制输入端T=0时，该触发器实现（D ）功能。

A、置1B、置0C、计数D、保持4．设计一个十二进制计数器，至少需要（C ）个触发器。

A、2B、12C、4D、35．逻辑函数F=AB+BC的最小项表达式为（C ）。

A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m7 6．四个触发器组成的扭环形计数器拥有（C）个有效状态。

A、4B、6C、8D、167．下列说法正确的是：（C）A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态D、多谐振荡器通常用于产生正弦波信号8．不属于时序逻辑电路的是：（B ）A、寄存器B、译码器C、计数器D、触发器9．TTL集成电路74LS138是3/8线译码器，其译码输出为低电平有效；若输入代码A2A1A0=110时，输出76543210Y Y Y Y Y Y Y Y 为（C ）。

A 、00100000B 、01000000C 、10111111D 、0000010010．下列描述不正确的是：（ B ）A 、触发器是组成时序逻辑电路的必不可少的基本部件。

B 、当RS 触发器的Q=1时，即可认为触发器处于“1”态，无需考虑Q 可能出现的状态。

C 、异步时序电路的响应速度要比同步时序电路的响应速度慢。

D 、相对于电平型触发器而言，边沿型触发器具有更好的抗干扰性能。