4.按电路使用开关元件不同，分TTL触发器 CMOS触发器5.根据是否集成，分分立元件触发器 集成触发器6.根据存储数据的原理不同，分静态触发器：靠电路状态的自锁存储数据 动态触发器：通过在MOS管栅极输入电容上存储电荷来存储数据第五章 触
的电路结构与动作特点 由两个与非门互耦而成的RS锁存器【图4.2.2（a）】是各种触发器的基本单元电路，它有两个低电平有效的数据输入端(S--：置位输入；R--：复位输入)和一对互补的数据输出端(Q和Q--)。Q=1,Q--=0时，锁存器处
边沿D 触发器: 负跳沿触发的主从触发器工作时,在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号,那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样,输入端受干扰的时间大大缩短,受干
3.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器
5.3.2 维持阻塞触发器1. 电路结构与工作原理响应输入D和 置C0P维信持号线CPDG1 & Q1&Q2 SG5 &G2G3 & Q3 R &C G6& Q4 G4Q根据S R确定触发器的状态Q2、工作原理 CP = 0Q4= D Q1
RD=× SD=1RD=1,SD=001RD=0,SD=1RD=0 SD=×激励表Qn →Qn+1 激励输入Qn Qn+1 RD SD 0 0 ×1 0 1 10 1 0 01 1 1 1×激励表：欲使触发器从 Qn→Qn+1 的各种情况下
触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发器和T′触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。 1．JK触发器 （1）JK触发器符号及功能 JK触发器有两个稳定状
HC762.集成D触发器74HC745.3 触发器的脉冲工作特性及主要参数5.3.1集成触发器的脉冲工作特性1.JK主从触发器的脉冲工作特性维持时间tCPL tCPHL触发方式：信号触发、电瓶触发（同步）、 主从触发、边沿触发（上升沿、下降
6 0.12 (mA) 50)I BS12 12(mA 1 I 12 C 0.24 500<Leabharlann BaiduI B< I BS,所以三极管
CP5.3 触发器的电路结构和工作原理5.3.1 主从触发器1. 电路结构 主锁存器与从锁存器结 D 构相同 TG1和TG4的工作状态相同TG2和TG3的工作状态相同主锁存器从锁存
边沿D 触发器:负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰
• 实际应用的触发器是电平型或脉冲型触发器，电 路的抗干扰能力差。5.1.2 同步RS触发器在实际应用中，触发器的工作状态不仅要 由R、S端的信号来决定，而且还希望触发器按 一定的
高电平有效。 基本RS触发器的翻转由输入信号控制； 同步RS触发器的翻转由时钟脉冲控制，属 于电平触发，即在CP=1期间都可以触发翻 转； CP=1期间，若R、S有多次变化，Q也
n功能Q n 1 Q n 保持CP 0 1R × 0 0 0 0 1 1 1 1n 1S × 0 0 1 1 0 0 1 1Qn × 0 1 0 1 0 1 0 1nQn+
描述：功能表、特性方程、状态图触发器的特点： 有记忆功能的逻辑部件。输出状态不只与当前的输 入有关，还与原来的输出状态有关。 触发器的分类： 按功能分： 有R-S触发器、D型触发器
边沿D触发器: 负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号， 那么就有可能使触发器的状态岀错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样， 输入端受干扰的时间大大缩短，受干扰
Q S CPQ R 1S C1 1RS (b )CPRS (c)CPR曾用符号国标符号2、主从JK触发器Q Q将S JQG1 & & G2nR KQnG3 &a
6.小结锁存器和触发器都是具有存储功能的逻辑 电路，是构成时序电路的基本逻辑单元。 电路，是构成时序电路的基本逻辑单元。 每个锁存器或触发器都能存储1位二值信息 位二值信息。 每个锁存器或触发器都能存储 位二值信息。 锁存器是对脉冲电平敏感
