单板硬件设计审查评审表
文档编号：文档名称：
文档作者：文档完成时间：项目经理：
所属单板名称：
1、可读性评价：
□很好□较好□一般□较差
说明：文档是否表达清晰，逻辑条理分明，表达形式通用，使具有一定技术背景的工程师容易读懂。如：在难懂的地方增加注释，在适当时采用图文并茂的方式等。选择认可的项打叉或打勾。
2、准确性评价：
□很好□较好□一般□较差
说明：指文档是否对其中的技术内容能表达准确，对其中设计的测试方法有其操作性，并且准确有实效，不应该有关键技术表达错误等。选择认可的项打叉或打勾。
3、规范性评价：
□很好□较好□一般□较差
说明：指文档的内容和形式是否是规范的，如：文档是否按模板来写；在特殊的情况下不使用模板而写的文档其封面格式、字体、主要内容顺序是否和相应的文档模板类型的要求是否一致等。选择认可的项打叉或打勾。
4、完备性评价
完备性总评：
□很好□较好□一般□较差
说明：指文档包含的测试项目是否完整（即：没有漏测现象等），本次测试总体上对测试指导书的遵从程度和测试深度。可对照附录的内容进行判断。
总评：
说明：概括总结该文档的优点、缺点及改进建议
评审人签字：评审日期：联系电话：
附单板设计审查项目列表：
请参照此表，审查过的项目请打（9），未审查的项目请打（x），单板无此审查项目可不填。
1.单元电路审查：
1.1滤波电路审查
1.审查电路中有无设计电源滤波器。有无审查（）
2.审查电路中电源滤波器的形式是否有效，是否为单电
容型或单电感型，而未采用П形电源滤波器。有无审查（）
3.对单板的П形电源滤波器参数进行审查。有无审查（）
1.2ID电路审查
1.审查ID电路的形式是否符合规范电路的要求。有无审查（）
2.审查ID电路的参数是否正确。有无审查（）
3.审查ID电路是否有隔离电阻或隔离芯片。有无审查（）
4.在沿用未能提供正确ID处理的旧母板时，单板是
否进行相应的处理。有无审查（）
1.3主备倒换电路审查
1.审查主备倒换电路是否为主倒备型电路。有无审查（）
2.主备电路设计中是否考虑到单板复位后一段时间
内该板一直设为备用，以更有效防止备抢主。有无审查（）
3.电路中是否考虑在主板复位时，自动转为备板，两块
板同时复位时，自动将0号板设为主用，1号板设为备用。有无审查（）
4.在备板插拔时，由于插针接触或脱离的次序先后
有别，会否导致备抢主现象。有无审查（）
5.备板在插入的过程中，会否有可能导致主板的状态不正常。有无审查（）
6.是否未将/Reset信号引入主备倒换电路，可否存在隐患。有无审查（）
7.主备倒换电路能否在单板所有的故障状态下均
能进行正常的倒换，包括主板通讯中断时的自动倒
换，CPU故障时的自动倒换等情况。有无审查（）
8.主备倒换电路与系统的时序配合能否满足系统实时倒换的要求。有无审查（）
9.若单板有一一对应关系，有否考虑到相关单板的联动倒换。有无审查（）
10.设计中是否考虑到本板通过光纤，双绞线输入的重要信号丢失
时的自动倒换.有无审查（）
1.4复位、WDT电路审查
1.硬件设计中不推荐使用可关闭的WDT系统，即计数器清零电路应
是单稳电路而非锁存电路。如果设计为可关闭的WDT，刷新时应
是关闭后立即开启，不可使watchdog处于长期关闭的状态。有无审查（）
2.WDT设计中，坚决不可使用分离元件依靠电容充电实现WDT电路。有无审查（）
3.在WDT设计中，计数时钟应尽量取用本板时钟。防止因为其他
单板倒换，插拔导致时钟不正常时，本板WDT电路工作失常。有无审查（）
4.上电时WDT计数器应可清零。有无审查（）
5. 单板设计中有无手动复位开关。有无审查（）
6.设计中有无为重要芯片设计供软件单独操作的复位口。有无审查（）
7.复位电路中消抖电容的容值是否过大。有无审查（）
8.审查WDT输出的复位信号是否接在MAX708的输入，通
过MAX708的输出对单板进行复位，而不是用WDT输出
的信号直接对单板进行复位。有无审查（）
1.5匹配电路审查
1.审查高速信号长线传输中有无加入匹配。有无审查（）
2.审查匹配形式的正确性，有效性。有无审查（）
3.审查匹配参数的正确性。有无审查（）
4.不可在同一信号线上同时进行终端并接与始端串接匹配。有无审查（）
5.审查终端匹配时，信号输出芯片的驱动能力是否满足。有无审查（）
6.审查时要结合PCB布线图进行审查。有无审查（）
1.6信号时序审查
1.在不考虑延时的情况下，分析单板的输出信号之间的时序关系
是否满足整机时序指标，最好是符合理想的时序要求。有无审查（）
2.不考虑延时的情况下，单板对输入时钟的利用是否合理，所用芯片
的输入信号的时序关系是满足专用芯片对输入信号时序的要求。有无审查（）
3.CPU与外围芯片的时序是否能可靠配合。包括外围芯片是否能很好
支持CPU的读写时序和采用高速CPU时RAM、ROM等存储器件的
速度是否与CPU匹配。有无审查（）
4.可编程逻辑器件接口逻辑设计是否能使输入信号可靠读入以及其
输出信号是否能满足其它芯片的时序要求。在可编程器件选用
上，其速度是否与其他芯片匹配。有无审查（）
5.总线三态时序设计时是否考虑到各控制信号之间有足够的
裕度，以防止总线冲突。有无审查（）
1.7器件应用审查
1.审查所有芯片的外围电路的接法正确性有无审查（）
2.审查对芯片无用脚的处理有无审查（）
